TW201029056A - Method for producing a dopant profile - Google Patents

Method for producing a dopant profile Download PDF

Info

Publication number
TW201029056A
TW201029056A TW098141846A TW98141846A TW201029056A TW 201029056 A TW201029056 A TW 201029056A TW 098141846 A TW098141846 A TW 098141846A TW 98141846 A TW98141846 A TW 98141846A TW 201029056 A TW201029056 A TW 201029056A
Authority
TW
Taiwan
Prior art keywords
semiconductor
dopant
stacked
semiconductor element
temperature
Prior art date
Application number
TW098141846A
Other languages
English (en)
Inventor
Joerg Horzel
Dieter Franke
Gabriele Blendin
Marco Jahn
Wilfried Schmidt
Original Assignee
Schott Solar Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott Solar Ag filed Critical Schott Solar Ag
Publication of TW201029056A publication Critical patent/TW201029056A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

201029056 六、發明說明： 【發明所屬之技術領域】 • 本發明係有關一種以熱處理將摻雜物原子驅入半導體元 • 件中而成形一由片狀或圓形半導體元件表面開始之摻雜物 輪廓之方法。本發明尚有關一種半導體元件，例如將電磁輻 射，如光，轉換成電能的半導體元件。本發明並有關一種製 造至少一表面具上述摻雜物輪廓之平坦片狀或圓形半導體 ❿ 元件之方法。 【先前技術】 半導體材料，例如矽，可以吸收到達地球表面之太陽光光 譜中的光子，而產生載子對，存在半導體接面時，即不同摻 雜之半導體部分或連接之不同半導體材料，該載子對可在不 同摻雜之半導體部分或半導體材料之間產生電壓。不同半導 體部分設有適當形式之金屬接觸時，該接觸可與一外電路連 ©接’而在足夠光子流向半導體元件時連續供應該外電路一電 流。 對此種光電轉換半導體元件之工業製造重要的是光電轉 換效率及與半導體it件加工相關之製造成本。 ， 製造一般使用X及y方向尺寸為編〇〇匪，厚度為50μιη ，至卿111的半導體石夕晶片作為材料。該半導體晶片，亦稱 作晶圓，通常被均轉雜-摻雜^域生—半導體接面而 將-第二摻雜物佈植於半導體晶片部分表面或半導體晶片 098141846 3 201029056 所有表面或流動至該表面。此處可使用不同的化學物質、化 學與熱處理、濺鍍及離子植入法，而使摻雜物被分佈於半導 體晶片表面並植入半導體中。 通常在一唯一的熱處理步驟中將一摻雜物源中的摻雜物 驅入矽中。對製造半導體元件，尤其是光電轉換半導體元 件，重要的是，需可在每時間單位中製造出高數量的半導體 元件，以降低每-元件的加工成本。此外，通常並選擇 半導體it件被加熱超過某—臨界溫度之摻雜物驅人製程 半導體材料，尤其是非單晶及含有污染物與晶格缺陷之 料，在高製程溫度下會使光子產生的可移動载子被高溫處理 時石夕中產生的主動干擾中心捕捉，無法用於轉換電能， 其内部被重組。 單晶石夕元t溫度處理之臨界溫度，即可能出現重組之溫 度在95GC，、11GGC之心非單晶妙元件則在卿。c_9抓 以上侧之熱驅入亦可被製程時間、穆雜物源之摻雜物 濃度及進行製程時反應空間中的氣__制換雜 由於經濟性之考量，一般工業製夕 只進行—娜度處理步驟，時_如為5f#換半導體元件 而由石夕表面至内部產生-摻雜物 讀至分鐘， 可達表到，時穆雜物=度通常 到摻雜物濃度低於原始矽材料之 展度急遽下降，直 進行熱處理時，摻雜物源之摻雜物雜物:農度。 布于—方面可能被驅入 098141846 石夕t，另-方面則可能在 徑。由半導體元件與摻雜 ，a 矽中繼續移動一定路 .物原子總佈植深度受時^間的臨界面開始計算之摻雜 •半導體怖植可能性，如相屬二換雜物源之摻雜物濃度、 摻雜物原子在半導體元 兄相應製程條件下 因素左右。 中的移動性及摻雜物源之限制等 •工業製程喜用具高摻雜物濃度之摻雜 ❹因。其中-原因為，需在 雜物〆原。此處有兩個原 濃度，以可使驗件翻料的表面穆雜物 接面電阻之接觸。此處大多使導體材料具低接觸 法，而穿過介電層產生一 /或無電流金屬沈積 摻雜物源及半導體表面需:;=^ 理步称中及因經濟性考量而有限的製的熱處 〇如至0.3帅的摻雜物佈植深;^程時間内達到至少 ©福的摻雜薄膜’而二:時得到-電h 設定最小佈植深度為有必要n度明顯超過_。 物，例如金屬原子，進入半導 生金屬接觸時污染 極體特性產生不利影響（不應面’㈣半導體接面的二 .原子佈_所產生摻雜層之層流）°捧雜物 ，載子移動時產生嚴重的串聯足夠小’以避免該層中 兩者皆進行較簡單及經濟的製程，但 物濃度，以在載子移動時降低電 、㈤面摻雜 098141846 知失’而得到低接觸接面 201029056 電阻及高半導體元件光電轉換效率。 原始摻雜物濃度低時，例如<l〇i9摻雜物原子/cm3，溫度 UKKTC製程時間60分鐘不足以驅入摻雜物原子而達= 的。設定摻雜物狀最低導電性及最小佈植職為有必要， 以確保使I般的接觸法於上述工業半導體元件時可保持 低的下述損失： -熱處理摻轉之φ聯修損失（載子移動至金屬接觸）， -半導體金屬接觸接面之串聯電阻損失， -金屬制之遮蔽損失—其需具—最錢度騎佳距離， -污染物造成之並聯電崎失及重_失，該污染物係在金 屬化時進入半導體接面， -摻雜層_外載子纽散（尤料可 換成電能之電磁輻射光譜之短波部分）。 /無法最錢料損失，職法製料經濟財利或有競 爭性的光電轉換半導體元件。 先前技術迄今皆未能製造出光電轉換半導體元件而同時 滿足下述條件： ~ k供適用於高生產量（平的丨 設備， （+均匕的）之製造方法及製造 弟二 诊雜物反向由丰導縣曰 ΰ . . u 日片表面進行摻雜，該半去 體曰曰片基本上已具一均句的第一型原始 型半導體，同時達到深的摻雜物原子佈植深度（為該佈㈣ 098141846 201029056 车時’與極性相反之第二榜雜物的pn接面位在表面下方至 > 〇·3μπι尤其是>_或更深處）， -達到較低的表㈣度（<<___子一）而不需 極兩的製程溫度（>90(Tc )， 太f用多麵獅較長製程時_人摻雜物，而减製造成 本相較於極短製程明顯提高，
G ❿ -有效制介電層’該介電層可鈍化表面缺陷，並同時明顯 降低表面反射， —有效移除半導體元件之污染物或使其無害，可在高温處理 以將摻雜物驅入半導體晶H主 曰片表面時匯集該污染物，然後移除 2如使隸層高度摻雜部分被腐料氧化）匯集於該處之 金屬污染物。 ^今之經濟性摻雜物原子驅人方”未能以高於每小時 Γ 之高生產4製料大面積的光電轉換半導體元 容許一小時以上的摻雜物原子驅入製程時間。亦無法 -可供商業利用之具有大面積擴散部分且佈植深度為 Γ或以上的光電轉換半導體元件。此外，目前市場上亦 1電轉換+㈣元件可將p表面濃度賴低於#p原子 ⑽且以經雜金屬化製㈣極設在吸光侧。 市售光電轉換半導體元件之製造需要絲經濟性及競爭 使該產品在比價上對潛在的客戶具吸引力。同時必須 使用可在每時間單㈣製造出大量該種大面積半導體元件 098141846 201029056 之方法，以可在市場上生存。 由於上述要求，幾乎所有市售之產品皆須妥協，而不發揮 上述光電轉換半導體元件的效率潛能，以換取成本優勢。 目前世界上所生產的光電轉換半導體元件大部分皆使用 具有内部缺陷及污染物之多晶矽晶圓。金屬接觸位在兩表面 (向光側及背光側）之所有矽晶半導體都有下述之弱點： •向光侧射極部分之高重組損失導致太陽光譜藍色部分的 吸收率不足而降低效率， •刖接觸造成南遮蔽損失，而導致效率大幅下降， •射極、金屬接觸與射極之接觸接面及接觸線導電性之串 聯電阻損失導致效率下降， •導致效率損失之表面缺陷純化不足，因需使用極高的p (磷）表面濃度，以達到可接受之接觸接面電阻， •製程進行時内部或外部產生於矽中之污染物的清除及純 化不足。如此使得半導體元件内部產生重組損失，而導致效 率降低，尤其對多晶矽材料影響極大，而限制可達到之效率， •較薄及成本較低之半導體元件越_，最高可達效率受 表面鈍化之限制就越強烈， & •表面圖案祕導致㈣半導體元件大_光吸收損失， 或射極圖案表面面度播雜時’射極及PN接面之古产重矣才二失 US-A-4,029,518提出一種太陽能電池’其射極具有厚度不 同之部分。厚度較大部分上設有接觸。 098141846 8 201029056 文獻 Szlufcik J. et al: “Low Cost Industrial Technologies of Crystalline Silicon Solar Cells”，Proceedings of the IEEE， Vol.85,N〇.5，1997年5月第711-730頁提出一種矽晶太陽能 電池之低成本製造方法。其可具厚度不同之射極，厚度較大 部分設有接觸。 US-A-2007/0215596提出一種處理堆疊石夕晶圓之加熱裝 置。每一晶圓皆被定位在一容置部上。該容置部上下排列， 〇 且溫度在300°C至800°C之間。 【發明内容】 本發明之目的在於進一步改良上述方法，而避免上述先前 技術之缺點。尤其是可製造出具理想摻雜物深度輪廓的低成 本半導體元件，並尤其可使用習知設備而達到較高生產量， 且在生產量相當時可達到較錢摻雜物驅人製^間，以使 摻雜物較深地佈植於半導體元件中。 ©,料無問題地使具有摻雜物輪廓的表面部分接觸，而不使 未被接觸遮蔽部分的摻雜物濃度中含有高濃度的重組主動 干擾部位。 依據本發明，製造具有摻雜物 確保其在熱處理後為平垣。 深度輪廓之铸體it件時須 本發明如下解決該問題：首先在表面或表面 含有換雜物的薄膜，然後將多個各具一該薄膜之 養在-起進行熱處理，《成形_物輪廓。尤其是使該薄膜 098141846 9 201029056 由含有摻雜物原子之氧化物薄膜構成或以 入或麟喊生。 4物之離子植 本發明先在半導體元件表面或表面―却、 雜物原子之薄膜而構成-暫時的第—摻刀成形—含有摻 個各具-㈣膜之半導體元件疊在_；/_，然後將多 4丁 —..U 王审卞
驟，以將摻雜物原子驅入半導體元件中。 …涎里V 上產生摻雜薄膜時已成形-摻雜物深度輪半導體元件 Ο 處理而成形相較於第-摻雜物輪廓故此時經由熱 物輪廓。 -更大深度之第二摻雜 換言之，首先在各半導體元件上成形一 然後將具該第-摻雜物輪廓之半導體元件疊在雜物輪廊 該疊體為單位而進行一熱處理，以在久 起接著、 分千導體元侔卜杰带築 度大於第一摻雜物輪廓之第二摻雜物輪廓。 ❹ 第二摻雜物輪廓亦可被稱作終摻雜物财 之後疊體換雜議之修改，例如再進行其他溫 ::步：’如移除半導體元件中的污染物。此處亦可在相對 側，亦即片狀或圓形半導體元件兩 甘τ没 0又3有摻雜物之薄膜。 ”不僅可匯祕處_㈣導體轉内部移 可保護半導體材料，使其在熱處理時不被外部污祕1入 中堆叠半導體元件之前將其加熱，使得氧化物薄膜 發性成分’尤其是有機成分，被排出或轉換，而可在 後續的堆叠熱處理中確保半導體元件不會附著在一起，故可 098141846 201029056 在稍後輕易地彼此分離，以避免損傷。 二實施:中半導體元件被塗佈-液態摻雜物源或賴 摻雜物，而產生氧化㈣膜。該㈣摻雜物源可利用喷、灑、 霧化、蒸發、轉印、滾敍接著凝結或浸潰而被塗佈於半導 體疋件上。亦可以沾潤法塗佈液態摻雜物源。故可利用一轉 移工具，例如滾筒，而將液態摻雜物源塗佈於半導體元件上。 ❹ ❹ 為p型石夕材料時，液態摻雜物源可是一含碟溶液、轉換構 酸溶液及/或含觀賴騎液。㈣塗佈含贿或麟掺 雜物，例如执。半導體基板由錢成時，可使用鱗石夕酸 鹽玻璃薄膜作為氧化物薄膜❶ 為N型石夕基板時，液態摻雜物源可是-含爛溶液，故可 使用硼矽酸鹽玻璃薄膜作為氧化物薄膜。 田然本發明不限於使时材料，而可使賴有其他適用於 製造半導體元件’尤其是光電轉換半導體元件，之半導體材 料及推雜物。 本毛月進行-兩段式熱處理，第—步驟中以高製程溫度， 例如500C至ll〇〇°c，尤其是達咖t，成形一暫時的摻 雜物冰度輪廓’該接近表面的基板塗層具典型之特性。本發 月可將液態摻雜物源塗佈於半導體元件表面其在第一加 熱步驟中被乾燥’ *產生—暫時的摻雜物深度輪廓且摻雜 物源表面對機械作用，例如刮痕或摩擦，及化學作用，例如 濕乳’不敏感。表面塗層之特性尤其是可避免其他元件黏在 098141846 11 201029056 該塗層上。 暫時的第-榜雜物深度輪_特 由半導趙元件表面開始具—深度Tv，·尤使f子分離之輪廊 進行第一處理步驟時半導體元 步驟時其彼此連結。 刀開，但在第二處理 雖然第-處理步驟較佳為—加熱處 要時亦可在室溫下柄。 ㉟暫4的輪廓必 Ο ❹ 片狀半導航件，例衫㈣元件，摻_社 可為意c以上，尤其是赋至靴之間由於該= ^程步驟’後續之製程步驟可不損傷半導體元件或防止捧雜 "源子之佈植。故在後續製程步驟中可堆疊半導體元件而進 盯熱處理。堆叠之優點為，可低污染且同時經濟性地成形換 雜物深度輪廓’因堆疊可使製程設備在相时留時間下達到 高生產量。尤其是可在相同生產量下達到較長的處理時間， 而得到較大的摻雜物佈植深度。並可使用比f知技術長度更 而 小的製程設備/¾得到㈣生產量及摻雜物驅人製程時間， 具經濟優勢。 尤其半導體7L件為多晶石夕材料時，氧化物薄膜之成形可在 溫度T1，5G(rc s K 92代，下進行。此外，半導體元件- 可平面式上下堆叠在—起。為簡化堆4，可將半導體元件置. 入一對中殼體中。 為避免損傷’堆叠半導體元件時，應使上方的半導體元件 098141846 12 201029056 儘量只以其重量疊置在下方半導體元件上。 «本發—實施例’可使半導體元件疊體傾斜於水平 線而利用疋位辅助件堆疊半導體元件。 隹且半導體元件之熱處理可分批進行。但亦可連續進行掺 雜物輪廓之成形。 ^避免污染’應使熱處理時與半導體元件接觸的工具由高 純度半導體材料，例如⑪、高純度石英及/或喊製成。半 導體元件或其疊體可被適當之辅助卫具支撐或導引。 半導體7G件被堆疊在一起，其疊體密度等於半導體元件密 度。如此可確保半導體元件平面式上下疊在—起以進行本 發明之半導航件熱處理，而避免各半導體元件偏移，以便 在熱處理後可獲得光滑或平坦或至少波浪小之半導體元件。 堆疊進行的熱處理特徵為，石夕半導體元件溫度T4,8〇(rc< T4< 1380C之熱處理可明顯減少晶體賴，尤u線差排。 另一優點為’使可能具有張力及機械壓力之波浪半導體元件 = ，之熱處理而明顯減少波浪及 矽材料壓力。 的是，使疊體在1形氣體環境或另一含氬之氣體 兄中進行熱處理可改良半導航件金屬接觸之接觸特性。 以咖法製造的半導體元件被堆疊在 較佳為半導體元件材料的G5至G2倍。㈣1體在度 本發明製造半導體元件之W關製造技術可被應用 098141846 13 201029056 於工業用光電轉換半導體元件之製程。 本發明之重點在於驅入摻雜物原子之溫度處理製程以及 後續在P型半導體元件上產生N型部分之處理步驟。但本 發明不受其所限，而亦可以上述製程製造其他半導體元件及 其他摻雜。 本發明所製造之半導體元件特徵為，至少部分表面具較深 的擴散區域’其係由相較於工業大量製造極長的摻雜物原子 驅入熱處理製程所產生。 上述半導體元件摻雜物原子驅入熱處理方法具有兩種有 利用途： •其一為提升現有生產線之生產量，而不須縮短製程時間 或增大摻雜物原子驅入熱處理設備，同時可改良製程純度及 達到較大的製程窗口。 •其二為不改變或提高生產線生產量而使用較長的摻雜物 原子驅入製程時間，而不須增加製程設備的長度或明顯提高 製程成本。 内 本發明一項重要特徵為，半導體元件摻雜物原子驅入熱處 理方法首先在一第一步驟中將一掺雜物源塗佈在半導體元 件表面或部分表面。 /、可以不同方式及摻雜物源進行，例如先前技術所使用。 匕括W摻雜物源如磷酸、轉換磷酸、溶膠凝膠磷化合物、 3磷漿、濺鍵磷化合物，如P2〇5 ,及其他磷化合物， 098141846 201029056 其被以不同沈積法，如凝結、 灑'印刷、書寫或濺鍍而塗佈於;塗、浸潰4 除了塗佈摻雜物源而產生含體疋件表面或部分表面。 使用離子植入法而驅入捧雜=雜物原子的塗層外，亦可 第二製程步辦崎 步驟而繼。⑽溫的溫度處理 製程溫度，排除摻雜物源 ^"即摻雜物原子驅入 〇 ❹ 上產生-摻雜層。_紐成分，而轉導體元件 體可被選擇’而使得到的摻雜層滿足後續製程= 化：外，該製程之製程設備除了摻雜物之外不=， 尤其是金屬污染物進入半導體元件中或其表面而污半之。換 雜物:轉換成適當摻雜層時之加熱坡度、最高溫度Γ冷卻坡 氣體、製程氣體輸人轉㈣設計岐產生的換雜 =足夠句勻’不含污染物，且排除摻雜物源中的揮發性物 質，而未在半導體元件上出現不利的凝結液滴。 在此製程中被摻雜㈣覆蓋的表面較佳不與半導體元件 輸送系統或承載材料接觸。 第三製程步驟中大面積的半導體元件被上下或左右堆疊 在一起，故可以一較小空間或面積（承載面）容置較多的半 導體元件。如此使得半導體元件表面的總合為承载面的數 倍。故可使用驅入摻雜物原子(擴散)之適當熱處理爐以較 小的承載面及每時間單位較高的數量處理半導體元件。此声 098141846 15 201029056 可使用連續通過法驅入摻雜物原子，亦可使用（封閉）反應 室，而置入及取出半導體元件。 疊體端面’亦即頂面，可被蓋板覆蓋，以避免污染物入侵。 該蓋板亦可穩定疊體。 由於半導體元件體積壓縮，先前技術半導體元件之間則需 較大距離’故可使較長製程時間及較高生產量結合合理製程 成本、合理生產面積及合理製程設備成本。 本發明方法在第—步驟巾適#轉換摻㈣源，而使半導體 兀件及其表面達到防污保護。由於半導體表面直接叠在一 起故表面可觉到保護，而不會因為接觸爐材料或氣體中的 心物而^亏染。另—保護由表面的摻雜層構成其可在驅 :=::::::::_部_物，並防止 冷製程時間及製程溫度與加熱及 材料的缺陷及污染。 利用該熱處理最小化半導體 程㈣際上為本發㈣二製 考量後續修改摻雜物雜輪物/1’ 即終摻雜物㈣，若是不 物之蝕刻步驟。堆邪，、他度處理步驟或去除污染 10至20分鐘甚至至半導體元件之溫度處理的時間至少為 較佳在8阶至1()ΠΛ。24小時’為多晶料導體元件時溫度 098141846 ❹ ❹ C之間。該時間係指停留時間。一般而 16 201029056 H二製程步驟，亦即堆疊半導體元件之熱處理溫度 ，且t<ts’ ^Ts=半導體元件材料炼化溫度 間為t ’且〇 < t $ 24h。 叮 八在本發明—實施例中，成形需要的第二摻雜物輪廓後可部 ^移除半導體元件摻雜表^如此可確保未被移除的部分呈 南摻雜物濃度’而可與前接觸進行良好的電接觸。^ ❹ 例=:定要以㈣式進行’而亦可利用表面的轉換， 八且右Γ露於可轉化為電能之輻射下的摻雜物濃度降低部 刀二&干擾部位濃度，因干擾部位，如金屬污染物，在驅 入/雜物之熱處理時基本上只出現於高濃度 =分的移除亦導致換雜物漠度降低，因卜J 導=干摄部位。低干擾邹位濃度同時減少了不利被的m ❹ 極声St轉料㈣林可麟㈣分雜祕刻射 =被被移除的部分通常用於能量轉換，剩下表 的部分則用於與前接觸進行接觸。如上所述此處 需有尚雄度的摻雜物原子。 二是可被半導體元件轉換之辕射射入的部分可 用選擇性的表轉除而排除污染物。 雖然移除#刀表面，但對光電轉換半導體元件 體Γ發明方法之摻雜物㈣，亦即摻雜物由表面驅 入半V體材料的深度足夠。 098141846 17 201029056 故了在—第四製程步驟或其他必要的製 ，的某些部分。此處可使用_法或氧化法二 組口，而氣化及/或钮刻及/或電燒半導體元件推 ^ 二分^部分為具極高摻雜物濃度而同時為污染物匯^ 二雜物源一起被均勾或選擇性_移除，剩； 科至少主要在吸光處並純低的摻雜物濃度。 #移除摻雜部分表面亦可使用蒸發法，尤其是使“化 :二摻雜:表面濃度e ’例如使用磷，在製 極佈祕度，亦即⑼接面至表面距離相當深 ,、是大於-般工業用光電轉換半導體元件射極深度，其 〇.3至〇.5_。本發明之射極深度為！至1〇师，其不受較低 的射極P表面濃度影響而具—足夠的射極導電性。深度為至 少1师係由半導體元件表面開始計算，而未考量到選擇性 移除射極，例如制氧化。射極倾錄科之射極層有效 深度較佳為0.3至9加’尤其是石夕半導體元件。依據該數 據’射極層之厚度應至少為〇 3μιη。 被移除層之厚度d較佳為0<㈣3卿，甚至不受上述其 他參數左右。其餘射極厚度較佳> 〇 3μιη。 、 本發明不限於多晶石夕半導體元件，而亦可使用單晶材料， 如單晶石夕。成形暫時摻雜物輪廓時的熱處理時間可超過約 098141846 〇 18 201029056 1〇刀釦/皿度約為11〇〇t。如此可產生約達2叫之擦雜物 有效佈植深度。堆疊半導體元件之熱處理結束後，亦即第二 熱處理步财，纽深度為5卿或以上，表面摻雜物濃度 較佳為1018至1〇19历工/ 3 4 - 原子/cm，其應為半導體元件製造後之 終表面濃度。 上述之數據當然只為舉例，本發明不受其所限。 成形暫時摻雜物輪廓時㈣間基本上包括加熱及冷卻。 ❹具較低摻雜物;農度之射極的優點為吸收光而產生於射極 中之少數載子生命期較長。配合此種較低摻雜物濃度表面而 改良表面鈍化可製造出對太陽光譜短波部分具較佳光吸收 率的半導體元件。中紐之光吸收率亦可被改良，因較低的 推雜物激度降低了射極部分對該部分光譜的寄生吸收，使得 該部分光完全進人半導體元件内，而在該處產生了更多的少 數載子。亦可使用較長的製㈣間及較低的溫度驅人換雜物 ❹原子’而首先使污染物由半導體元㈣部匯集到射極的高度 摻雜部分著银刻或轉換該部分射極。這些優點皆不存在 於的先前技術中。 上述具低P表面濃度及較大佈植深度的射極亦可如下製 造：再轉換摻雜物源之製程步驟後移除半導體表面的摻雜 層，已被植入半導體中的摻雜物則在後續堆疊製程中被更深 地驅入。 本發明可選擇性移除射極層。沒有被包括轉換之方式而移 098141846 19 201029056 除的射極部分I一古 可，接*電:接::表::::二^ =之7物漢度’但相當深的摻雜物佈深===具 進行一遮❹元件吸光侧 而在㈣射極其他部分時=;全遮蔽稍後之接觸部分’
電具極高摻雜物表面濃度之射極具低接觸接面 於，叠體2 (_觸°選擇性射極之接觸的問題通常在 吝·、、、處理時_人摻雜之部分與金屬接觸在大量生 =需互相料，使得選擇性雜具較低摻雜表面濃度之 雜部分不接觸金屬接觸。未適當互相對準的部分有最大 可達效率急遽降低之強烈風險，因以具麟植深度之弱掺雜
射極進行接觸會出現PN接面污染物造成的重組損失，甚至 會導致短路。 本發月深度大但摻雜物表面濃度低之射極大為降低了此 種風險’因具低摻雜物表面I度之射極部分仍具有較深的換 雜物佈H相較於高度摻雜射極部分，使用金属膠製備 金屬接觸時對射極幾乎沒有妨礙，污染物因深度大的射極而 無法到達半導酿面。故此㈣擇性雜對高雜物表面濃 度部分與金屬膠接觸之對準較不敏感。因此可有相當大的製 程窗口，而在互相對準時容許偏差及不準確。 098141846 20 201029056 、進行本發明將_物由半導體元件表面驅人之製程時，可 2用下述之設備技術，其具發㈣f，且可祕本發明摻 雜物驅入製程。即使設備特徵在下硫合本發W法而被說 明，其仍具發明精神。 、製造本發明半導體元件需要不_生纽備。塗佈摻雜物 源及轉換摻雜物源為適當摻雜薄膜或含換雜物之氧化物薄 膜的製程步驟可使用先前技術之㈣生產設備。但本發明設 ❹计技術及所屬製城術可使A面積半導體元件堆疊在一 起，使得堆疊之大面積半導體元件體積極小而總面積極大。 此種方法及所屬設備技術之特徵為，半導體元件在一先前之 製程中被進行保護，而可堆疊在一起，並以該型式在一熱處 理系統中進行半導體元件摻雜物原子驅入之適當操作 '技 術，而不會受到損傷，並可被取出。此外，該設備技術可使 堆疊之大面積半導體元件彼此分開而不損傷半導體元件。 © 堆疊可使用適當之輔助工具，以確保疊體之產生具可重複 性，且疊體可***作而不使半導體元件產生相對運動。此 外’疊體的形狀需在真正的半導體元件摻雜物驅入製程時不 使半導體元件互相明顯移動，且不損傷或污染表面，高溫處 理結束後可使疊體分開，而不損傷半導體元件，或使其以需 要的時間及位置成為單獨之半導體元件而被輸送至下一個 生產設備。 操作設備可使用不同的自動化操作系統，以不會造成損傷 098141846 21 201029056 之抓取機構抓取晶圓而放到正確的位置上，以及輪送路徑， 以使半導體元件自動經輸送路徑而彼此對準構成—疊體。此 處重要的是’不要損傷、刮傷或污染半導體表面。亦可使用 自動化夾取器或其他習知之分離機構，以在驅入摻雜物原子 後使堆疊之半導體元件彼此分離。此處亦不得損傷其表面。 搬移或將該半導體元件疊體置入-適當爐中以驅入摻雜 物原子、通過該爐或取出以輸送至下一個設備時，需使半導 體7L件疊體保持形狀穩定，其外部之大面積半導體元件即 最上方及最下方之半導體元件或最前方及最後方之半導體 兀件，需被保護，故本發明使用定型或形狀穩定元件，而簡 化了疊體之輸送。最簡單的方法是在垂直上下堆疊之大面積 半導體it件疊體上方及下方各設―板。亦可設—可容置疊體 之殼體（輸送盒）。例如可使大面積薄形半導體元件垂直以 其邊緣並排站立。選擇可穩固疊體之輸送輔助工具時重要的 是材料的選擇，其不可對半導體元件或其表面產生不利之污 木且輸送輔助工具不得對半導體元件以表面塗佈之摻雜物 源驅入摻__溫度均勻度有不利雜，而應可改善溫度 句勻度尤其亦需確保，所有大面積半導體元件在驅入摻雜 物之熱處理時雖然設有輸送輔助卫具，但基本上仍具相同的 1度時間曲線。故材料選擇只限於對高製程溫度之高純度熱 處理或半導體元件驅入摻雜物原子之製程具親和性之材 料。為矽半導體元件時’可使用純陶瓷材料’例如SiC、 098141846 22 201029056
Al2〇3、石央或半導體材料，如矽^結構形狀需配合溫度均 勻度要求及疊體安全輸送要求。輸送輔助工具如欲處理:半 導體元件使用高純度半導體材料時，則不會因不同的教膨服 係數而導致疊體與輸送輔助工具之相對運動。此外，:置 可以自動化操作技術操作。 ’ 大面積半導體元件疊體較佳使用連續通過高溫處理爐 疊半導體7L件達1GG片時’如驅人摻雜物料製程具溫和加 ❹熱坡度，且摻雜物原子最高溫度停㈣賴長Μ 分鐘 以上，尤其是60分鐘，則需改良溫度均勻度。此外，: 摻雜物原子之製程時間可延長’而不減少該驅入摻雜物原： 製程步驟之通過量。相反地，可明顯提高通過量及/或明 提高製程時間，而提升製程結束時所得到光電轉換半導體元 件的效率。如此-方面可提高驅人摻雜物原子之製程時門 同時得到最小化半導體導電主動污染物之優點。另-方_ ❹可藉該配置方式而達到對爐中污染物之保護。尤其是使用連 續通過高溫爐將摻雜物原子驅入半導體元件，並使用金屬編 織帶輸送元件時’亦包括輸送晶圓或元件時污諸會侵入半 導體元件之其他型式之爐。 較理想的是，使本翻㈣與其高純度輸送輔助工具通過 連續通過高溫爐，而不使任何元件具有在科體元件摻雜物 原子驅人爐㈣被污染之風險。因半導體元件疊體輸送工具 材料之選擇關極大’故·之爐型為連續通過爐，其内部 098141846 201029056 ;間=—被加熱元件包圍之石英通道。通過該内部空間之 輸送可使用例如一揾弁丨工間之 俨镅㈣輸m其例如使用適合半導 =;:，(石英、沉、高_)製成的長 隨時至少被步㈣。每—疊體與所屬輸送輔助工具 隨時^破―卜或兩管切。桿或管可沿著需要的輪送方向 通過爐内部(前進)並可被垂直(提升) = Γ内料載面上短暫停留時，至少需要另外兩枝^管 ，、互相千似R步㈣。此種配置可使半導體元件在需要的 輸送平面上前進。以—定義的前進動作前進距離幻後 升第二桿或管配置，其在此之前可在輸送平面下方之一平面 上沿著輸送方向移動-距離·χ卜利用第二桿或管配置到達 輸送平面時，疊财對稱W被讀，第-桿或管配置 可下降。 夏 接著使半導體元件疊體重新向前移動一距離，第 或管配置賴在下科面上轉·χι之卿。在移動路^ 端再將第-桿或管配置對稱於疊射心提升至輸送平面之 南度’然後使第二桿或管配置下降。利用該升降前進方法可 使半導體7G件疊體以均勻的速度連續通過製程空間。 亦可使疊體在前進之後短暫停留於爐内部之—適當承栽 面上，輸送疊體之桿或管則沿著輸送方向退回。 與半導體元件疊體接觸之輸送桿或管不會造成污染或對 098141846 24 201029056 疊體產生相對運動。由於該支禮件只在爐中前進一短距離然 後便退出，該元件不被連續加熱，而幾乎保持在相同溫度。 • 故在輪送疊體時可增進溫度之均勻度，並避免輸送機構之寄 . 生加熱功率。由於此結構，爐長度受限於通過爐内部之高純 又才干或官之長度。由於可使多個半導體元件疊體並排輸送， 且i體可含高達200甚至以上之半導體元件，故承載面較小 (不大於或僅略大於單一片狀半導體元件），因此加熱爐之 ®長度可僅為數公尺，且製程時間為1至5小時，通過量可達 每小時數千個半導體元件。 使用光電轉換半導體元件摻雜物原子驅入迄今所使用之 具金屬編織輸送帶連續通過高溫爐，且每秒大面積半導體元 件通過量為一般值時’製程時間（摻雜物原子驅入最大恆定 度下）可達一天，而不增加爐長度，只需使疊體包含足夠 數量之半導體元件（例如〜350件）。迄今為止該通過量下之 ®製程時間僅約為10分鐘。 半導體元件摻雜物原子驅入亦可使用所謂的不連續高溫 爐，疊體被裝入其内部，然後在大反應室中進行製程，最後 則取出疊體。適用者例如為高純度反應室爐。 驅入半導體元件摻雜物原子之連續通過高溫處理爐的優 點在於，每一半導體元件通過相同之溫度，且加熱功率幾乎 保持恆定。 上述方法處理半導體元件疊體時，驅入半導體元件摻雜物 098141846 25 201029056 原子之製程時間可長達數小時，其另〆優點為’具張力及不 規則波浪形表面之半導體材料，例如EFG (edge defined film-fed growth)矽或其他所謂帶狀矽材料或溥膜矽材料可 藉長熱處理而減少波浪，亦即可被爭坦化，而鬆弛或減少上 述製程之熱張力。故此處具一發明精神’亦即使用本發明半 導體元件摻雜物原子驅入之製程步驟。 試驗顯示’波浪形EFG矽基板疊體各矽基板之波浪減 少。此處疊體之基板表面互相擠壓的力ΐ亦扮演著一角色。 水平上下堆疊之基板疊體中基板的數量與質量以及輸送辅 助工具皆有影響。較佳為使200至300片半導體元件水平上 下堆疊成一疊體，並在其上方覆蓋一半導體材料製成的板， 其可增加疊體的重量，防止各元件滑動。 力一
r又狂ι用途為’在使半導體元件塗佈一層含摻雜物 氧化物層的第-溫度處理步驟之後，移除該氧化物層 後續之疊體摻雜物原子驅人溫度處理步驟中只驅入曰 半導體元❹的摻雜物（第—溫度處理步驟）。如此: 體摻雜物原子驅入時明顯降低推雜物表面濃度，-所述深的___度㈣。故此處 如」 除部分半導《料，而相料/ 刻法赛 :面濃度，雖然之前之穆雜物源 :=摻雜· 第-溫度處理步驟後 之摻雜物遭度’其在 為石夕半導體元件時，換雜必雜物遭度例如叫❶原、子W。 一 ’源或所謂的捧雜物物坡璃之 26 201029056 移除較佳使用氫氟酸(HF)或含有可釋放出氟離子之氟化合 物的化學溶液或使用蒸汽處理法。此處尤其適用具管輸送之 連續通過裝置，而以溼化學法加工半導體元件。 • 本發明方法另一有利實施例為，在平面狀光電轉換半導體 元件（太陽能電池）的吸光側以及相對的另一侧皆塗佈一摻 雜物源，接著將摻雜物驅入半導體元件中。為多晶半導體元 件，例如多晶矽或帶狀矽（EFG，線狀矽晶帶(stringdbb〇n)， ❿RGS等），可在驅入摻雜物時有效匯集來自塗佈摻雜物源之 所有表面的污染物並使其為無害。故排除半導體元件污染物 之可能性升高。有利的是，在一後續製程步驟中由表面驅入 摻雜物後可部分或完全移除半導體元件之摻雜部分。其為必 要，如光電轉換半導體元件吸光側最後應含有不同於相對側 之另一摻雜物時，但可先在兩側塗佈相同的摻雜物，以去除 半導體元件有效污染物。 © 豎體密度可約等於半導體元件密度，亦即需確保半導體元 件平面狀上下堆疊，以達到需要的平坦性。換言之，如片狀 半導體元件由矽構成時，疊體密度可約為2.3g/cm3。 以EFG法製造之半導體元件被堆疊在一起時，疊體密度 較佳約為晶圓材料之0.5至〇.2倍，故可忽略存在之波浪而 ' 確保晶圓不會斷裂。同時由於疊體之熱處理而可減少晶圓之 波浪，亦即平坦化。 除了驅入摻雜物原子及平坦化波浪形的多晶矽半導體元 098141846 27 201029056 件（如EFG矽）之外，亦可使用有利於半導體元件疊體之 其他溫度處理法，因可使用長製程時間，且在適當之溫度處 理系統及適當之堆疊半導體元件數量或密度之下可達到極 高之半導體元件通過量。故可以先前被認為不經濟之溫度處 理步驟工業化大量製造光電轉換半導體元件。 此種溫度處理步驟例如為，半導體元件以艽_丨⑴〇艺 之一般溫度驅入摻雜物原子後所進行溫度為5〇(rc_8〇(rc之 另一溫度處理。在該溫度範圍中已驅入之摻雜物原子基本上 不進一步被驅入半導體元件中。文獻[M. Rinio et al.，Proc. 23rd EPVSEC, pl014(2008)] i [T.Buonassisi et al. NREL Workshop on Crystalline Si Solar Cells and Modules (2007)] 提出此種附加的溫度處理步驟，以改良材料品質（較高的少 數載子生命期）及被污染或有晶體缺陷之半導體元件。由文 獻中亦得知長製程時間為有利。 文獻[B. Sopori; Dehli, India, November 1999, NREL/CP-520-27524,, Impurities and Defects in Photovoltaic Devices...]提出可以同樣極長之溫度處理（達1-2天）及較 溫和之溫度使得半導體元件中附著於析出團塊之污染物脫 離析出團塊，成為間隙污染物在半導體中游移，而隨摻雜物 被匯集於半導體元件表面，其在後續之製程步驟，例如蝕 刻，被移除。溫和之溫度係指低於一般光電轉換半導體元件 工業製造之溫度，以使摻雜物原子由塗佈於表面的摻雜物源 098141846 28 201029056 被該熱處理驅入半導體元件中。 半導體元件疊體之南溫處理步驟另一有利應用實例可參 考文獻所提出之方法[K. Hartmann et al.，Appl. PhyS. Lett % 122108 (2008)] ’半導體元件，例如多晶梦晶圓，或帶狀砂 晶圓，在製造之後（結晶及晶圓切割），再進行另一高溫處 理步驟（溫度在1100°C至半導體元件熔點之間），以明顯减 少結晶缺陷，例如線差排。此處亦以長製程時間及高通過量 〇 為有利，以研發出工業用方法。此種明顯高於100(TC之溫 度處理及長製程時間並可去除或明顯減少半導體元件中的 熱張力。波浪表面，如帶狀多晶石夕材料（例如Efg )可藉 堆疊處理而幾乎完全被平坦化。如此對光電轉換半導體元件 後續之處理極為有利。半導體元件後續製程之破裂率可被明 顯降低。 光電轉換半導體元件堆疊處理之另一有利應用實例為，進 ❿行所謂的成形氣體退火處理（FGA)。已設有燒結金屬接觸 之半導體το件被置於—含氫之氣體環境卜此處通常為一惰 性氣體，如氮或氬，與氫之混和物。氫含量之選擇需確保製 程溫度下空氣進入製程空間中時，氣體混和物不會***。燒 …/退火金屬接觸（例如含玻璃成分之Ag，Ag/Al或A1膠） 之溫度處理，其中溫度為250°C至45(TC，製程時間約為10 至 120 刀鐘’可改良（參閱[Gunnar Schubert, Dissertation,康 士坦蚊大學（2006 )，，,Thick Film Metallisation of Crystalline 098141846 29 201029056
Silicon Solar Cells Mechanisms, Models, Applications“])該 金屬接觸之接觸特性。由於需要較長的溫度處理，此處亦為 有利的是，太陽能電池可以密集（堆疊）方式進行處理。製
T 程可在一密封的爐中進行，其内部之製程氣體環境較易被控 制。原則上亦可使用可將適當氣體輸入内部之連續通過爐。 該在一成形氣體環境中進行的熱處理步驟明顯改善了光電 轉換半導體元件電流電壓特性曲線之填隙因數。故進一步改 善了半導體元件可達功率’尤其是可改良非理想退火/燒結❹ 之金屬接觸。故同時得到較大的光電轉換半導體元件製程容 許度(process window) 〇 本發明之其他細節、優點及特徵可參閱申請專利範圍，其 所提出之特徵可獨立及/或互相組合’並參閱下述圖式實施 例之說明。 【實施方式】 圖式顯示本發明在一半導體元件10中成形一摻雜物輪廓❹ 之方法之原則圖’在該半導體元件中入射電磁輻射被轉換成 電能。在本實施例中半導體元件10具有一 p型基板12、一 背接觸14、一前或正接觸16及一 N型射極18。此處構成 一 PN接面，其產生一電場，以分離入射輻射產生的自由載 子，而使其可到達接觸14、16。 背接觸14處可設一構成背面場的塗層20。可參閱轉換光 為電能之半導體元件之習知成形方法。 098141846 30 201029056 本發明進行一多段式射極18成形製程，其使參雜物輪廓 比習知^丰道„ —.. 守體70件深。圖2顯示其原則圖表。該圖顯示射極 Z 衣度與參雜物濃度的關係。在本實施例中參雜物原子為 〇 11 ’、 两綠22代表磷濃度，亦即光電轉換半導體元件之 摻雜物輪廓。 ^技術中以87〇°C至9〇〇°C之處理溫度，10至15分鐘 ❹ 時間’包括加熱及冷卻，所進行的多晶矽熱處理可得 到曲線22所代表的換雜物深度輪廓。 本發明方法增大磷原子驅入半導體基板的深度，而可達到 1.6μηι及w上之有效佈植深度。圖2曲線μ代表本發明方 法可達㈣錢曲線。較大的佈植深度係由於兩段式的熱處 ^而達成。在第—製程步财·。以麵。⑽製程溫度下 /一暫時的摻雜物輪廓，其在接近表面的基板層中而具一 ❹ ^=、、°欲產生暫時的摻雜物輪廓時，可在基板表面塗佈 二源。亦可湘離子n騎而歸崎原子塗佈 標㈣ί3或植入基板中。圖2中之暫時或第一摻雜物輪廓被 基板由多晶石夕構成時，產生暫時第一摻雜物輪廊之
熱處理。然後將該被預處理之半導體元㈣ 3所神疊成-疊體26，並使其通過—熱處理爐I 霄施例t為垂直通過，但本發明 在本 又八所限。通過熱處理爐 098141846 31 201029056 28時’疊體26之半導體元件10被保持在800°C至接近半導 體元件溶點’尤其是800 C至1000¾的溫度τ下10至20 分鐘甚至24小時的時間t’爐28中存在一低氧之製程氣體 環境，其可含低於lOOppm，尤其是低於10ppm之氧。加熱 時間可為1至5分鐘。冷卻時使爐中的製程氣體環境降至約 500 C之溫度。接著使用空氣冷卻。然後分開半導體元件1 〇。 由於該兩段式熱處理步驟，故得到圖2曲線24之摻雜物 〇 濃度。 曲線24為多晶矽半導體基板之摻雜物濃度曲線，其被保 持在900°C的溫度4小時。 本發明方法可得到所謂的選擇性射極18，如圖丨所示。 選擇性射極18具-第-及第二部分28、3q，其彼此錯開。 故第-部分28對第二部分内縮。第一部分28係由射極18 表面部分的顧或蒸發而產生。第二部分30上側與第-部 ❹
刀28上側之距離可例如為〇 4哗至ι 2帅。雖然如此pN 接面與第一部分28表面仍有足夠之距離。此外，雖然表面 濃度較低，射極18仍有足夠的導電性。如圖2所示。 射極18表面部分移除而產生第一部分28之優點為，匯集 在該處之污染物質可被去除，故降低了重組率。第二部分 30表面則具較高的摻雜 材料接觸。 物纽，故可料地與前接觸16之 第一部分28表面的捩& W谬雜物濃度理想約為5*1〇18至1〇19ρ 098141846 32 201029056 原子/cm3。 如只需減少波浪或平整化半導體元件，或減少晶體缺陷， 例如線差排，而不一定要成形出摻雜物輪廓，則可進行上述 第二加熱處理步驟之半導體元件疊體熱處理。但溫度及停留 時間可配合半導體元件之材料及製造。例如堆疊多晶矽構 成，尤其是以EFG法製造的半導體元件，以時間tw，2h<tw 幺4h，溫度Tw，850°C < Tw < 950°C，進行熱處理。摻雜物 〇 原子驅入接續該溫度處理步驟時，則需要到達接近半導體元 件熔點的極高製程溫度。然後需選擇配合之冷卻速率（例如 每小時5°Κ至-50°Κ)。 【圖式簡單說明】 圖1係本發明半導體元件之原則圖。 圖2係本發明摻雜物輪廓之原則圖。 圖3係本發明製程之原則圖。 G 【主要元件符號說明】 10 半導體元件 12 基板 14 背接觸 16 前接觸 18 射極 20 塗層 22 曲線 098141846 33 201029056 23 第一摻雜物輪廓 24 曲線 26 疊體 28 第一部分 30 第二部分 098141846 34

Claims (1)

  1. 201029056 ， 七、申請專利範園： 1•一種摻雜物輪廓之成形方法，係將 體元件中而成形一由片狀或雜物原子驅入半導 雜物輪廓，其特徵為，先在半 几件表面開始之摻 形一含有至少一摻雜物 70表面或表面一部分成 t雜物之一暫時第一摻 個各具-該薄膜之半導體元件叠在—起物輪#，然後將多 驟，而成形相較於第—摻雜物輪廓 熱處理步 ❹ 輪廓。 、旯大/衣度之第二摻雜物 2.如申請專利範圍第！項之方法 =子之氧化物薄膜構成或以摻雜物、之離子植：I 3·如申請專利範圍第1或2項之方法，其中，堆叠半導體 疋件之前將其加熱，使得氧化物薄财的揮發性成分被排出 或被大致排出或被轉換或被大致轉換。 ❹（如中請專利範圍第2項之方法，其中，半導體树被塗 佈一液態摻雜物源而產生氧化物薄臈。 5.如甲清專利範圍 々农，具中，饮恶穋雜物源 利用喷、m、霧化、蒸發接著凝結或浸潰而被塗佈、 元件上。 、卞等 6. 如申請專利範圍第4項之方法，其中，液態摻雜 用-轉移I具’例如滾筒，而塗佈於半導體元件上。碌利 7. 如申請專利範圍第2項之方法，其中， 098141846 其中液態摻雜物源是 35 201029056 一含磷溶液、轉換磷 填漿。 &液及/或含磷溶膠凝膠溶液及/或含 8. 如申請專利範園 -含硼溶液，如溶狀 之方法’其中，液態摻雜物源是 冷.凝膠溶液或漿。 9. 如申凊專利範園 尤其是多晶㈣尤h 方法，其令，半導體基板由石夕， _青專利範圍Γ2Γ法由該材料構成。 溫度第二及終擦法’其中，氧化物薄膜在 尤其是T2HT輪廊在溫度T2成形，且丁叫， 。STKT2 +i0(rc。 11.如申清專利範圍笛·j Λ s 溫度τβ wc，尤p 了項之方法，其中，氧化物薄膜在 遍〇〇c成形。^ 1> 700c，最好是_t<Tl 12.如申請專利範圍第2項之方法，其中，為多晶石夕半導 體兀件時’氧化物薄膜在溫度Ti，5〇〇t<Ti侧。c，尤立 是800 C< ^<9201成形。 八 =如申請專利範圍第μ之方法，其中，半導趙元件平 面式上下堆疊在一起。 14. 如申請專利範圍第1或13項之方法，其令，半導體元 件被置入一對中殼體而堆疊在一起。 15. 如申請專利範圍第1或項之方法，其令，堆疊半導 體元件時’上方的半導體元件只以其重量疊置在下方半導體 元件上。 守脰 098141846 36 201029056 16·如申凊專利範圍第1我13項之方法 件疊體傾斜於水平線，而_定位_其中’半導體元 17.如申請專利範圍第】項之方去 隹疊半導體元件。 =處理分批進行而成形终擦雜法物’輪其中，堆叠半導體元 如申請專利範圍第】項之方法，1 件之熱處理連續進行而成形 1其中，堆#半導體元 19.如申請專利範圍第 -L雜物輪廓。 ❹ .. 7 <方法，其Φ，n 件之前移除半導體元件之摻雜物源。、食疊半導體元 20. 如申請專利範圍第〗項之方法，1 相對的表面上塗佈或驅入摻雜物。、其中，在半導體元件 21. 如申請專利範圍第μ之方法，其中 物輪廓時，半導體基板之熱處理具一 成形第一摻雜 1〇分鐘。 ' 且1分鐘； G 22. 如申請專利範圍第1項之方法，其 摻雜物輪廓時，堆疊半導體元 成形終或第二 且10至20分鐘s24h …理具一停留時間th， h 及一溫度τ2。 23. 如申請專利範圍第μ之方法，其中 _ 件在時間tA之内，且1分鐘 < 疊半導體元 至溫度T2。 Α < 5分鐘’被由室溫加熱 24. 如申請專利範圍第1項之方法，其中，说 ，雜物輪廓後，堆叠半導體元件被置於溫度:下終或第二 2，尤其是500°(：幺丁3<800。(^。 3丁3$ 098141846 37 201029056 25. 如申請專利範圍第1項之方法，其中，堆疊半導體元 件被一成形氣體處理。 26. 如申請專利範圍第1項之方法，其中，疊體熱處理時 被一矽、高純度石英及/或陶瓷製成的辅助工具容置、導引、 支撐或穩定。 27. 如申請專利範圍第1項之方法，其中，疊體熱雇理時 被一與半導體元件相同之材料支撐及/或引導及/或穩定。 28. 如申請專利範圍第1項之方法，其中，半導體元件被 堆疊在一起，其疊體密度基本上等於半導體元件密度。 29. 如申請專利範圍第1項之方法，其中，成形終或第二 摻雜物輪廓後，例如以蝕刻或轉換，如氧化，至少部分移除 半導體元件摻雜表面。 30. 如申請專利範圍第29項之方法，其中，摻雜表面一或 夕個部分之移除使用蝕刻或蒸發或尤其是雷射燒蝕。 31. 如申請專利範圍第29項之方法，其中，摻雜表面使用 氧化法至少部分被轉化及/或接著移除。 32. 如申餐專利範圍第1項之方法，其中，半導體元件疊 體連續或基本上連續移動而通過一熱處理爐之加熱部分。 33. 如申請專職圍第丨項之方法，其卜堆疊半導體元 件之熱處理在-低氧製程環境，尤其是含氧量低於 l〇〇PPm，最好是低於、m’衫含氣的製程環境中進行。 34. 如申請專利範圍第1項之方法，其中，堆疊半導體元 098141846 201029056 件之熱處理時間為tw，且〇<t^24h。 園第】項之方法，其中 件之熱處理溫度為τ 隹料導心 元件材料炫化溫度。 g S，該Ts=半導體 欲ΓΓΓ專利範園第1項之方法，其中，使載子分離之 t第—摻雜物輪•半導體聽表面糾具—深度V且 0.3卿以1 幺 ΙΟμηι。 ❹ 距St如:i請專利範固第36項之方法，其中’與半導體表面 距離h之範圍，且 8 ’帥1 €〖2 S ，具一摻雜物濃度〇， 原子/cn^CS5.1〇19 原子/cm3。 如申嘴專利範園第36或37項之方法，其中，半導體 射極，其包括一第一及第二部分，第一部分對第二 部分内縮且表面摻雜物濃度低於第二部分。 39.如申請專利範固 表面摻雜物濃度c， 項之方法，其中，第二部分具一 又 1，且 ci >5.1〇19 js , 原子/cm3,第二部分具— 原子/cm3 ,尤其是Cl>1〇2〇 4〇·如申請專利範圍第 與第一部分表面有-距離d，<方法’其中，第-部分表面 41.如申請專利範固第’且0.^msd < 1.2μηι。 金屬接觸。 項之方法， <W5.1019原子/cm3。面接雜物壤度c2,且1〇18原子/cm3 42.如申請專利範固第％ 098141846 法’其中，第二部分上設 項之方法，其中，成形暫時第一 39 201029056 摻雜物輪廓後在與半導體元件表面距離h處出現一州接 面且ajO^m，成形第二摻雜物輪廊後在距離七處出現 一 PN接面，且〇.3μΠ1 4 ’尤其是0.5— a2。 ,43.種製造-平坦片狀或圓形半導體元件之方法 ，其至 少具-由表面開始之掺雜物輪摩，其特徵為，多個半導體元 件被平面狀或基本上為平面狀疊在一起而進行一熱處理。 44. 如申凊專利範圍第43項之方法，其中，半導體元件被 堆疊在一起，其疊體密度基本上等於半導體元件密度。 45. 如申凊專利範圍第43或44項之方法，其中，疊體密 度為半導體材料的0.5至〇.2倍。 46·如申請專利範圍第43項之方法，其中，為多晶矽，尤 其是以EFG法製成之半導體元件時，疊體熱處理時間為 且 2hstw<4h，溫度為 Tw，且 85〇mw<95(rc。 47.如申請專利範圍第43項之方法，其中，為矽半導體元 件時，熱處理溫度為T4，且8〇〇°c< T4<138〇t：。 48·如申請專利範圍第43項之方法’其中，疊體熱處理在 一成形氣體環境或含氫之另一環境中進行。 098141846 40
TW098141846A 2008-12-12 2009-12-08 Method for producing a dopant profile TW201029056A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008055515A DE102008055515A1 (de) 2008-12-12 2008-12-12 Verfahren zum Ausbilden eines Dotierstoffprofils

Publications (1)

Publication Number Publication Date
TW201029056A true TW201029056A (en) 2010-08-01

Family

ID=41621284

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141846A TW201029056A (en) 2008-12-12 2009-12-08 Method for producing a dopant profile

Country Status (7)

Country Link
US (1) US9385263B2 (zh)
EP (1) EP2374159A2 (zh)
JP (1) JP5677973B2 (zh)
CN (1) CN102318086B (zh)
DE (1) DE102008055515A1 (zh)
TW (1) TW201029056A (zh)
WO (1) WO2010066626A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650877B (zh) * 2016-11-14 2019-02-11 日商信越化學工業股份有限公司 高光電轉換效率太陽電池之製造方法及高光電轉換效率太陽電池

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010004497A1 (de) * 2010-01-12 2011-07-14 centrotherm photovoltaics AG, 89143 Verfahren zur Erhöhung des Schichtwiderstands in einem dotierten Halbleiterbereich
US8334161B2 (en) * 2010-07-02 2012-12-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
DE102010037321A1 (de) 2010-08-30 2012-03-01 Schott Solar Ag Verfahren zum Ausbilden eines Dotierstoffpfofils
EP2491577B1 (de) * 2010-08-30 2014-10-15 Fraunhofer Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum ausbilden eines dotierstoffprofils
DE102011051606B4 (de) 2011-07-06 2016-07-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Ausbilden eines Dotierstoffprofils
DE102011000973A1 (de) 2011-02-28 2012-08-30 Schott Solar Ag Verfahren zur flächigen Gasphasenbehandlng von Halbleiterbauelementen
DE202011051801U1 (de) 2011-10-28 2011-11-15 Schott Solar Ag Waferstapel-Transportträger
CN104737268A (zh) 2012-01-12 2015-06-24 第一太阳能有限公司 在半导体器件的不同层中提供掺杂剂浓度控制的方法和***
DE102012200559A1 (de) 2012-01-16 2013-07-18 Deutsche Cell Gmbh Verfahren zur Herstellung eines Emitters einer Solarzelle und Solarzelle
KR101890282B1 (ko) * 2012-08-06 2018-08-22 엘지전자 주식회사 선택적 에미터를 갖는 태양전지 및 이의 제조 방법
EP2698806A1 (en) * 2012-08-13 2014-02-19 Fraunhofer Gesellschaft zur Förderung der angewandten Forschung e.V. Method for producing a dopant profile in a semiconductor substrate
US10352989B2 (en) 2014-07-01 2019-07-16 Raja Technologies Inc. System and method of semiconductor characterization
US10564215B2 (en) 2014-07-01 2020-02-18 Raja Technologies Inc. System and method of semiconductor characterization
US9002677B1 (en) * 2014-07-01 2015-04-07 Raja Technologies System and method of semiconductor characterization
DE102015226516B4 (de) * 2015-12-22 2018-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Dotierung von Halbleitersubstraten mittels eines Co-Diffusionsprozesses
CN113594303B (zh) * 2021-08-05 2024-05-28 通威太阳能（安徽）有限公司 一种选择性发射极的制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3183130A (en) * 1962-01-22 1965-05-11 Motorola Inc Diffusion process and apparatus
JPS49141870U (zh) 1973-04-03 1974-12-06
JPS5165774U (zh) * 1974-11-20 1976-05-24
US3956036A (en) * 1975-02-10 1976-05-11 Victory Engineering Corporation Method of diffusing silicon slices with dopant at high temperatures
US4104091A (en) 1977-05-20 1978-08-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Application of semiconductor diffusants to solar cells by screen printing
US4676845A (en) * 1986-02-18 1987-06-30 Spire Corporation Passivated deep p/n junction
JP3638356B2 (ja) 1995-11-22 2005-04-13 京セラ株式会社 インクジェットヘッド
US6117266A (en) * 1997-12-19 2000-09-12 Interuniversifair Micro-Elektronica Cenirum (Imec Vzw) Furnace for continuous, high throughput diffusion processes from various diffusion sources
DE69727658T2 (de) * 1997-04-22 2005-04-28 Imec Vzw Kontinuierlicher Ofen mit hohem Durchsatz für Diffusionsbehandlung mit verschiedenen Diffusionsquellen
US6180869B1 (en) * 1997-05-06 2001-01-30 Ebara Solar, Inc. Method and apparatus for self-doping negative and positive electrodes for silicon solar cells and other devices
DE19908400A1 (de) 1999-02-26 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
US6559039B2 (en) 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
US6613974B2 (en) * 2001-12-21 2003-09-02 Micrel, Incorporated Tandem Si-Ge solar cell with improved conversion efficiency
US20090107545A1 (en) * 2006-10-09 2009-04-30 Soltaix, Inc. Template for pyramidal three-dimensional thin-film solar cell manufacturing and methods of use
JP4541328B2 (ja) * 2005-07-22 2010-09-08 日本合成化学工業株式会社 リン拡散用塗布液
US7312422B2 (en) * 2006-03-17 2007-12-25 Momentive Performance Materials Inc. Semiconductor batch heating assembly
JP2008021824A (ja) * 2006-07-13 2008-01-31 Toshiba Corp ボートトレイ及びウェーハ用熱処理炉
US8975172B2 (en) * 2006-09-27 2015-03-10 Kyocera Corporation Solar cell element and method for manufacturing solar cell element
US7846762B2 (en) * 2008-09-22 2010-12-07 Applied Materials, Inc. Integrated emitter formation and passivation
TWI506807B (zh) * 2012-02-03 2015-11-01 Chia Gee Wang 太陽能電池製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650877B (zh) * 2016-11-14 2019-02-11 日商信越化學工業股份有限公司 高光電轉換效率太陽電池之製造方法及高光電轉換效率太陽電池
US10692736B2 (en) 2016-11-14 2020-06-23 Shin-Etsu Chemical Co., Ltd. Method for producing high-photoelectric-conversion-efficiency solar cell and high-photoelectric-conversion-efficiency solar cell

Also Published As

Publication number Publication date
WO2010066626A2 (de) 2010-06-17
WO2010066626A3 (de) 2010-12-16
DE102008055515A1 (de) 2010-07-15
US20110278702A1 (en) 2011-11-17
US9385263B2 (en) 2016-07-05
JP2012511819A (ja) 2012-05-24
CN102318086A (zh) 2012-01-11
CN102318086B (zh) 2014-10-01
EP2374159A2 (de) 2011-10-12
JP5677973B2 (ja) 2015-02-25

Similar Documents

Publication Publication Date Title
TW201029056A (en) Method for producing a dopant profile
JP6519820B2 (ja) トンネル誘電体層を伴う太陽電池の製造方法
JP6212095B2 (ja) 太陽電池構造
Gall et al. Polycrystalline silicon thin-film solar cells on glass
Probst et al. Advanced stacked elemental layer process for Cu (InGa) Se2 thin film photovoltaic devices
RU2456709C2 (ru) Солнечный элемент и способ и аппарат для его изготовления
CN102959722B (zh) Inp强制掺杂的高浓度掺p量子点太阳能电池及制造方法
WO2005098968A1 (ja) カルコパイライト型薄膜太陽電池用光吸収層の製造方法
Chun et al. Wet chemical etched CdTe thin film solar cells
WO2015130672A1 (en) Silicon solar cells with epitaxial emitters
KR20100094224A (ko) 태양전지 및 이의 제조방법
JP2005026534A (ja) 半導体デバイスおよびその製造方法
JP6635934B2 (ja) バックコンタクト型Ｓｉ薄膜太陽電池
JP2002261305A (ja) 薄膜多結晶シリコン太陽電池及びその製造方法
Munshi et al. Investigation of sputtered oxides and p+ back-contact for polycrystalline CdTe and CdSeTe photovoltaics
CN110120434B (zh) 电池片及其制备方法
CN109844960A (zh) 高光电变换效率太阳能电池的制造方法及高光电变换效率太阳能电池
JP2005064014A (ja) 薄膜結晶太陽電池およびその製造方法
JP4926101B2 (ja) 光電変換装置
JP2004296712A (ja) 光電変換装置およびその製造方法
EP2426724A1 (en) Process for the production of photovoltaic cells
JP3347747B2 (ja) 光電変換装置の作製方法
TWI490922B (zh) 形成多晶矽薄膜的方法及其形成的多晶矽薄膜
JP2003318422A (ja) 光電変換装置およびその製造方法
JP2004244286A (ja) 粒状シリコン単結晶の製造方法および粒状シリコン単結晶