TW201010295A - Data processing device and data processing method - Google Patents

Data processing device and data processing method Download PDF

Info

Publication number
TW201010295A
TW201010295A TW97145360A TW97145360A TW201010295A TW 201010295 A TW201010295 A TW 201010295A TW 97145360 A TW97145360 A TW 97145360A TW 97145360 A TW97145360 A TW 97145360A TW 201010295 A TW201010295 A TW 201010295A
Authority
TW
Taiwan
Prior art keywords
code
bit
bits
ldpc
ldpc code
Prior art date
Application number
TW97145360A
Other languages
English (en)
Inventor
Takashi Yokokawa
Makiko Yamamoto
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201010295A publication Critical patent/TW201010295A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Description

201010295 九、發明說明： 【發明所屬之技術領域】 本發明係關於資料處理裝置及資料處理方法，特別關於 可使對於例如LDPC (Low Density Parity Check :低密度同 位檢查）碼之叢發（burst)失誤、或抹除（erasure)之容錯提升 之資料處理裝置及資料處理方法。 【先前技術】 LDPC碼具有高度之失誤訂正能力，近年來開始廣泛採 用於例如包含歐洲所進行之DVB-S.2等衛星數位播放在内 之傳送方式（參考例如非專利文獻1)。而且，LDPC碼亦檢 討採用於下一代之地面數位播放。 根據近年來之研究逐漸得知，LDPC碼係與渦輪碼等相 同，隨著碼長增長會獲得接近向農極限（Shannon limit)之 性能。而且，由於LDPC碼具有最小距離與碼長成比例之 性質，因此作為其特徵係區塊失誤概率特性佳，進一步作 為優點亦可舉出幾乎不產生在渦輪碼等之解碼特性所觀測 到之所謂錯誤地板（error floor)現象。 以下，具體說明關於該類LDPC碼。此外，LDPC碼為線 性碼，未必要為二元，但於此說明作為二元。 LDPC碼之最大特徵為定義該LDPC碼之檢查矩陣（parity check matrix :同位檢查矩陣）鬆散。於此，鬆散之矩陣係 指矩陣要素"1 ”之個數非常少之矩陣（大部分之要素為〇之矩 陣）。 圖1係表示LDPC碼之檢查矩陣Η之例。 133457.doc 201010295 於圖1之檢查矩陣Η，各行之權重（行權重χΜ"之數 目）(weight)為"3"，且各列之權重（列權重）為"6"。 於藉由LDPC碼所進行之編碼（LDPC編碼），例如根據檢 查矩陣Η來將生成矩陣G生成，將該生成矩陣G對於二元之 資訊位元乘算’藉此生成碼字（LDPC碼）。 具體而言，進行LDPC編碼之編碼裝置係首先於與檢查 矩陣Η之轉置矩陣1^間，算出式GHT=0會成立之生成矩陣 G。於此，生成矩陣G為KxN矩陣之情況下，編碼裝置係 對於生成矩陣G乘算由K位元所組成之資訊位元之位元串 列（向量u)，生成由N位元所組成之碼字c (=uG)。藉由該編 碼裝置所生成之碼字（LDPC碼）係經由特定之通訊道而於接 收側被接收。 LDPC碼之解碼係界洛格（Gallager)稱作概率解碼 (Probabilistic Decoding :機率解碼）所提案之運算法，可 藉由利用在由可變節點（variable node(亦稱為（訊息節點 (message node))及校驗節點（check node)所組成之所謂 Tanner 圖（Tanner graph)上之概率傳遞（belief pr〇pagati〇n) 之訊息傳播運算法來進行。於此，以下亦適宜地將可變節 點及校驗節點僅稱為節點。 圖2係表示LDPC碼之解碼程序。 此外’以下適宜地將以對數概度比（丨og Ukelih〇〇d rati〇) 所表現之接收侧所接收到之LDPC碼（1碼字）之第i個碼位元 之值"0"概似度之實數值，稱為接收值u〇i。而且，從校驗節 點所輸出之訊息設為Uj ’從可變節點所輸出之訊息設為L。 133457.doc 201010295 首先’於LDPC碼之解碼中’如圖2所示，於步驟311， 接收LDPC碼，訊息（校驗節點訊息）^初始化為”〇"，並立 取疋作為重複處理之計數器之整數之變數匕初始化為”〇"， 並刖進至步驟S12。於步驟su，藉由根據接收1^〇1>(：碼而 獲侍之接&值u0i，進行式⑴所示之運算(可變節點運算” 以求出訊息(可變節點訊息，並進一步藉由根據該訊息
Vi’進行式⑺所*之運算（校驗節點運算），以求出訊息Uj。 【數1】 dv—1 ν«=υ〇ί+ Σ uj j=1 …（1) 【數2】 tanh (I) = & tanh (+) …（2) 於此’式（l)及式（2)之(^及心係分別表示檢查矩陣H之縱 向(行)及橫向(列)之”"之個數之可任意選擇之參數，例如 於碼（3,6)之情況時，dv=3、de=6。 此外’於式(1)之可變節點運算及(2)之校驗節點運算， 由於刀別不將從欲輸出訊息之分枝（ed以：邊線）(連結可變 節點與校驗節點之線)所輸入之訊息，作為運算之對象， 因，運算之範圍為⑴小或。而且，式(2)之校 驗知點運算實際上係藉由事先製作以對於2輸入^ ^之i輪 出所定義之式(3)所示之函數r(v]v2)之表將其如式⑷所 不連續地（回歸地）利用而進行。 【數3】 I33457.doc 201010295 x=2tanh~i {tanh^/^tanh^/a)} =R(v1t v2) …（3) 【數4] U j =R (V!, R (v2, R (v3, -R (vdc_2, v^-!)))) … (4) 於步驟S12’進一步將變數k僅遞增"丨，，，並前進至步驟 • S13。於步驟S13,判定變數k是否大於特定重複解碼次數 - C。於步驟S13，判定變數k不大於C之情況時，返回步驟 S12 ’以下重複同樣處理。 • 而且，於步驟S13，判定變數k大於€之情況時，前進至 步驟S14，藉由進行式（5)所示之運算，求出並輸出作為最 終輸出之解碼結果之訊息Vj，LDpc碼之解碼處理終了。 【數5】 dv
Vi=U0i+ £ Uj j=1 …（5) 於此，式（5)之運算係與式（1)之可變節點運算不同，利 用來自連接於可變節點之所有分枝之訊息A來進行。 • 圖3係表示（3,6) LDPC碼（編碼率1/2、碼長12)之檢查矩陣 之例。 . 於圖3之檢查矩陣Η，與圖i相同，分別而言，行之權重 為3 ’列之權重為6。 圖4係表示圖3之檢查矩陣Η之Tanner圖。 ”於此，圖4中，校驗節點係以”表示，可變節點係以 ”=”表示。校驗節點及可變節點分別對應於檢査矩陣Η之列 及行。校驗節點與可變節點間之結線為分枝（Μ# :邊 線），相當於檢查矩陣之要素"〗"。 133457.doc 201010295 亦即，檢查矩陣之第j列第i行之要素為1之情況時，於圖 4 ’藉由分枝連接從上第i個可變節點（，，="之節點）與從上第 j個校驗節點（"+"之節點）。分枝係表示對應於可變節點之 碼位元具有對應於校驗節點之限制條件。 於LDPC碼之解碼方法之和積運算法（Sum Product Algorithm)，重複進行可變節點運算及校驗節點運算。 圖5係表示於可變節點進行之可變節點運算。 於可變節點’對應於所欲計算之分枝之訊息、係藉由來 自相連於可變節點之剩餘分枝之訊息Ul及、及利用接枚 值u0i之式（1)之可變節點運算來求出。對應於其他分枝之 訊息亦同樣地求出。 圖6係表示於校驗節點進行之校驗節點運算。 於此’式（2)之校驗節點運算係可利用式 axb=exP{ln(|a|)+in(jb|)} xsign⑷Xsign(b)之關係來改寫為式 (6)。其中’ Sign⑴係於χ2〇時為1，於χ<〇時為]。 【數6】 ν·, 1
Uj =2tanh-1 JT tanh =2tanh 一1 :2tanh_1 exp exp^
Yin tanhl
Vi dc-1x TT sign tanh V; _l Σ -ln[tanh(丨V」 dc~1x Π sign(Vj) ...(6) 進一步而s ，於xgo，若將函數Φ(χ)定義為弋 133457.doc -10· 201010295 則式fi(x)=2tanh-丨（〇成立，因此式 【數7】 ^ = 0(|Vi|)jxVsign(Vi) ^ ^ ...⑺ 於校驗節點’式(2)之校驗節點運算係按照式⑺ 行。
亦即，於校驗節點，如圖6 ,對應於所欲計算之分枝之 訊息Uj係藉由利用來自相連於校驗節點之剩餘分枝之訊息 7^2^3’”，”之式（7)之校驗節點運算來求出。對應於其他 分枝之訊息亦同樣地求出。 此外，式⑺之函數φ(χ)亦可表示為φ(χ) = 1η((εχ+1)/(6Χ·1))， 於x>0則為（Κχ^φ'χ)。將函數Φ(χ)及φ-ι(χ)實裝於硬體 時’雖有利用LUT (Look Up Table :査找表）安裝之情況， 但兩者均成為同一 LUT。
(|)(x)=ln(tanh(x/2))， (6)可變形為式（7) β [非專利文獻 1] DVB-S.2: ETSI EN 302 307 V1.1.2 (2006-06) 【發明内容】 [發明所欲解決之問題] LDPC碼據知在 AWGN (Additive White Gaussian Noise : 加成性白色高斯雜訊）通訊道發揮極高之能力，但近年來 得知於其他通訊道之條件下，若與以往之疊入碼、或叠入 碼與RS(李德所羅門）碼之連接碼相比，其失誤訂正能力亦 較高。 總言之，若選擇在AWGN通訊道具有良好性能之碼，則 133457.doc 201010295 該碼於其他通訊道之性能亦多半較其他碼良奸 ，提赛終 然而，例如將LDPC碼適用於地面數位播放请*娇痹采 合DVB-S.2之規格所規定之LDPC碼與DVB-T之 广成厶满 ppC^ 之調變方式，於LDPC編碼與調變間’設置將1 „ λ , # 位元予以交錯之交錯器（bitinterleaver :位元5 此使LDPC碼在AWGN通訊道之性能提升。 fst)失 然而，於地波所設想之通訊道，可能發生叢發 ,Fre^enCy ，在 ρ/ϋ 誤或抹除.(erasure)。例如於 OFDM (Orthog〇na
Division Multiplexing :正交分頻多工）系統中 a n dB(不需 (Desired to Undesired Ratio :需要 / 不需要率）為 要=回聲之功率與需要=主路徑之功率相等）之多路秘環境 下，有因應回聲（echo)(主路徑以外之路徑）之延遲 (delay)，特定符元之功率成為〇(抹除）之情況。 而且，即使為顫振（flutter)(延遲為0且加算有花費都卜 勒（dopper)頻率之回聲之通訊道），於D/U為0 dB之情況 下，依都卜勒頻率而產生特定時刻之OFDM之符元全體之 功率成為〇(抹除）之情況。 進一步而言，由於從天線至接收裝置之布線狀況或電源 之不安定性，亦可能發生叢發失誤。 以往，即使於如上述有叢發失誤或抹除之通訊道，仍多 半利用在AWGN通訊道性能良好之失誤訂正碼。 另一方面，於LDPC碼之解碼中，於檢查矩陣Η之行，甚 而於對應於LDPC碼之碼位元之可變節點，由於如圊5所 示，進行伴隨有LDPC碼之碼位元（之接收值uGi)之加算之 133457.doc -12- 201010295 式（1)之可變節點運篡 思异，因此若於該可變節點運算所用之碼 位兀產生錯誤’則所求出之訊息之精度降低。 然後於LDPC竭之解瑪中，於校驗節點由於# $ & 相連於該校驗節點之可變節點所求出之訊息，進行式⑺之 校驗即點運算’因此若相連之複數可變節點（對應之LDPC 碼之碼位元)同時成為錯誤(包含抹除)之校驗節點數變多， 則解碼之性能會劣化。
亦即例如校驗節點若相連於該校驗節點之可變節點2 個以上同時變成抹除，則對所有可變節點送回值〇之概率 與1之概率為等概率之訊息。該情況下，送回等概率之訊 息之校驗即點係無助於i次解碼處理（1集合之可變節點運 算及校驗節點運算）’其結果，需要甚多解碼處理之重複 次數，解碼性能劣化，進一步而言，進RLDpc碼之解碼 之接收裝置之消耗電力增大。 因此’現在要求維持在AWGN通訊道之性能，同時提升 對叢發失誤或抹除之容錯之手法。 於此，如上述’提案於LDPC編碼與調變間，設置將 LDPC碼之碼位元予以交錯之交錯器，藉此使ldPC碼在 AWGN通訊道之性能提升，於該交錯器，若可進行降低相 連於校驗節點之可變節點（對應之LDPC碼之碼位元）之複數 個同時變成錯誤之概率之交錯，則可改善解碼之性能。 本發明.係有鑑於.該類狀況而完成者，可使對於叢發失誤 或抹除等LDPC碼之碼位元錯誤之容錯提升。 [解決問題之技術手段] 133457.doc •13· 201010295 本發明之一側面之資料處理裝置係將資料予以交錯；具 備進行同位交錯之同位交錯機構，該同位交錯係將藉由進 行按照對應於LDPC (Low Density Parity Check :低密度同 位檢查）碼之同位位元之部分即同位矩陣為階梯構造之檢 查矩陣之LDPC編碼所獲得之LDPC碼之同位位元交錯至其 他同位位元之位置。 本發明之一側面之資料處理方法係將資料予以交錯之資 料處理裝置之資料處理方法；包含進行同位交錯之步驟， 該同位交錯係前述資料處理裝置將藉由進行按照對應於 LDPC (Low Density Parity Check:低密度同位檢查）碼之 同位位元之部分即同位矩陣為階梯構造之檢查矩陣之 LDPC編碼所獲得之LDPC碼之同位位元交錯至其他同位位 元之位置。 於如以上之本發明之一側面中，進行同位交錯，該同位 交錯係將藉由進行按照對應於LDPC碼之同位位元之部分 即同位矩陣為階梯構造之檢查矩陣之LDPC編碼所獲得之 LDPC碼之同位位元交錯至其他同位位元之位置。 此外，資料處理裝置可為獨立之裝置，亦可為構成1個 裝置之内部區塊。 【實施方式】 [發明之效果] 若根據本發明之一側面，可使對於LDPC碼之碼位元錯 誤之容錯提升。 圖7係表示適用本發明之傳送系統（系統係指稱複數裝置 133457.doc -14- 201010295 框體 邏輯地集合之物，不問各結構之裝置是否處於同 中）之一實施型態之結構例。 於圖7，傳送系統係由發送裝置丨丨及接收裝置12所構 成。 發送裝置11係例如進行電視播放節目之發送之裝置經 由例如衛星線路或地波來發送作為電視播放節目之圖像= 料或聲音資料等作為發送對象之對象資料。
接收裝置12係例如接收電視播放節目之調階器或電視受 像機’接收從發送裝置11發送而來之對象資料。 圖8係表示圖7之發送裝置π之結構例。 於圖8，發送裝置丨丨係由LDPC編碼部21、位元交錯部 22、映射部26及正交調變部27所構成。 對LDPC編碼部21供給有對象資料。 LDPC編碼部21係針對供給至該處之對象資料，按照對 應於LDPC碼之同位位元之部分、即同位矩陣成為階梯構 造之檢查矩陣進行LDPC編碼，輸出將對象資料作為資訊 位元之LDPC碼》 亦即，LDPC編碼部21係進行將對象資料編碼為例如 DVB-S.2之規格所規定之LDPC碼之LDPC編碼，輸出其結 果所獲得之LDPC碼。 於此，DVB-S.2之規格所規定之LDPC碼為IRA(Irregular Repeat Accumulate:非正規重複累加）碼，該ldpC碼之檢 查矩陣之同位矩陣成為階梯構造》關於同位矩陣及階梯構 造會於後面敘述。而且，關於IRA碼係記載於例如 133457.doc 15 201010295 "Irregular Repeat-Accumulate Codes(非正規重複累加碼）"， H. Jin, A. Khandekar, and R. J. McEliece, in Proceedings of 2nd International Symposium on Turbo codes and Related Topics, pp. 1-8，Sept· 2000。 LDPC編碼部21所輸出之LDPC碼係供給至位元交錯器 22 ° 位元交錯器22係將資料予以交錯之資料處理裝置，其由 同位交錯器（parity interleaver) 23、縱行扭轉交錯器 (column twist interleaver) 24及解多工器（DEMUX) 25所構 成。 同位交錯器23係進行同位交錯’將來自LDPC編碼部21 之LDPC碼之同位位元’交錯至其他同位位元之位置’並 將該同位交錯後之LDPC碼供給至縱行扭轉交錯器24° 縱行扭轉交錯器24係針對來自同位交錯器23之LDPC碼 進行縱行扭轉交錯’將該縱行扭轉交錯後2LDPC碼供給 至解多工器25。 亦即，LDPC瑪係於後述之映射部26 ’將該LDPC碼之2 位元以上之碼位元映射成正交調變之1個符元並發送° 於縱行扭轉交錯器24，為了使對應於位在LDPC編碼部 21所用之檢查矩陣之任意1列之1之LDPC碼之複數瑪位 元，不會映射成1個符元，作為重排來自同位交錯器23之 LDPC碼之碼位元之重排處理而進行例如後述之縱行扭轉 交錯。 解多工器25係針對來自縱行扭轉交錯器24之LDPC碼’ 133457.doc -16- 201010295 進行替換映射成符元之LDPC碼之2以上之碼位元之位置之 替換處理，藉此獲得已強化對於AWGN之容錯之LDPC 碼，並供給至映射部26。 映射部26係將來自解多工器25之LDPC碼之2位元以上之 碼位元，映射成以正交調變部27所進行之正交調變（多值 調變）之調變方式所決定之各信號點。 亦即，映射部26係將來自解多工器25之LDPC碼予以符 元化為，由表示與載波同相之I成分之I軸及表示與載波呈 正交之Q成分之Q軸所規定之IQ平面（IQ星座）上以調變方式 決定之信號點所表示之符元（符元值）。 於此，作為正交調變部27所進行之正交調變之調變方 式，有例如包含規定於DVB-T之規格之調變方式之調變方 式，亦即例如 QPSK (Quadrature Phase Shift Keying :正交 相位鍵移）或 16QAM (Quadrature Amplitude Modulation: 正交振幅調變）、64QAM、256QAM、1024QAM、 4096QAM等。於正交調變部27，按照例如發送裝置11之操 作者之操作，預先設定藉由某一調變方式進行正交調變。 此外，於正交調變部27，可進行其他例如4PAM (Pulse Amplitude Modulation :脈衝振幅調變）和其他正交調變。 於映射部26所獲得之符元係供給至正交調變部27。 正交調變部27係按照來自映射部26之符元，進行載波之 正交調變，並發送其結果所獲得之調變信號。 接著，圖9係表示於圖8之LDPC編碼部21用於LDPC編碼 之檢查矩陣Η。 133457.doc •17- 201010295 檢查矩陣 Η為 LDGM (Low-Density Generation Matrix : 低密度生成矩陣）構造，可藉由LDPC碼之碼位元中對應於 資訊位元之部分之資訊矩陣HA、及對應於同位位元之同位 矩陣Ητ，來表示為式H=[HA|HT](資訊矩陣Ha之要素設為左 側要素，同位矩陣Ητ之要素設為右側要素之矩陣）。 於此，1個LDPC碼（1碼字）之碼位元中之資訊位元之位元 數及同位位元之位元數，分別稱為資訊長K及同位長Μ， 並且1個LDPC碼之碼位元之位元數稱為碼長Ν(=Κ+Μ)。 關於某碼長Ν之LDPC碼之資訊長Κ及同位長Μ係由編碼 率決定。而且，檢查矩陣Η係列X行為ΜχΝ之矩陣。然 後，資訊矩陣ΗΑ為ΜχΚ之矩陣，同位矩陣Ητ為ΜχΜ之矩 陣。 圖1 0係表示DVB-S.2之規格所規定之LDPC碼之檢查矩陣 Η之同位矩陣Ητ。 DVB-S.2之規格所規定之LDPC碼之檢查矩陣Η之同位矩 陣Ητ係如圖10所示，成為1之要素排成所諝階梯狀之階梯 構造。同位矩陣Ητ之列權重就第1列而言為1，就剩餘全部 列而言為2。而且，行權重就最後一行而言為1，剩餘全部 行為2。 如以上，同位矩陣Ητ為階梯構造之檢查矩陣Η之LDPC 碼可利用該檢查矩陣Η容易地生成。
亦即，以列向量c表示LDPC碼（1碼字），並且將轉置該列 向量所獲得之行向量表示作CT。而且，以列向量A表示 LDPC碼之歹ij向量c中之資訊位元之部分，並且以列向量T 133457.doc -18- 201010295 表示同位位元之部分。 於此，該情況下，列向量C可藉由作為資訊位元之列向 量A、及作為同位位元之列向量T，以式c=[A|T](列向量A 之要素設為左側要素，列向量T之要素設為右側要素之列 向量）來表示。 檢查矩陣Η及作為LDPC碼之列向量c=[A|T]必須符合式 HcT=0，作為構成符合該式HcT=0之列向量c=[A|T]之同位 位元之列向量T可藉由於檢查矩陣H=[HA|HT]之同位矩陣Ητ 成為圖10所示之階梯構造之情況下，從式HcT=0之行向量 HcT之第1列之要素，依序使各列之要素成為0而可逐次地 求出。 圖11係表示DVB-S.2之規格所規定之LDPC碼之檢查矩陣 Η及行權重。 亦即，圖11Α係表示DVB-S.2之規格所規定之LDPC碼之 檢查矩陣Η。 分別而言，關於檢查矩陣Η從第1行之ΚΧ行，行權重為 X，關於其後之Κ3行，行權重為3，關於其後之Μ-1行，行 權重為2，關於最後1行，行權重為1。 於此，ΚΧ+Κ3+Μ-1 + 1等於碼長Ν。 於DVB-S.2之規格，行數ΚΧ、Κ3及Μ(同位長）、以及行 權重X係規定如圖11Β所示。 亦即，圖11Β係表示DVB-S.2之規格所規定之LDPC碼之 各編碼率之行數ΚΧ、K3及Μ，以及行權重X。 於DVB-S.2之規格，規定有64800位元及16200位元之碼 133457.doc -19- 201010295 長N之LDPC碼。 然後，如圖11B所示，關於碼長N為64800位元之LDPC 碼，規定有11個編碼率（nominal rate :標稱速率）1/4、 1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9及 9/10，關 於碼長N為16200位元之LDPC碼，規定有1〇個編碼率1/4、 1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6及 8/9。 關於LDPC碼，據知對應於檢查矩陣Η之行權重越大之行 之碼位元，其錯誤率越低。 於圖11所示之DVB-S.2之規格所規定之檢查矩陣Η’越 是開頭側（左側）之行，其行權重傾向越大’因此關於對應 於該檢查矩陣Η之LDPC碼’越是開頭側之碼位元’對錯誤 越強勢（對於錯誤有容錯），越是末尾之碼位元，對錯誤傾 向越弱勢。 囷12係表示以圖8之正交調變部27進行16QAM之情況下 之16個符元（對應之信號點）之IQ平面上之配置。 亦即，圖12A係表示16QAM之符元。 於16QAM，1符元表示4位元，存在有16(=24)個符元。 然後，16個符元係以IQ平面之原點為中心’以1方向XQ方 向成為4x4之正方形狀之方式配置。 現在，若將16QAM之1符元所表示之4位元從最高位位元 依序表示作y〇、y 1、y2、y3 ’則於映射部26(圖8) ’在調變 方式為16QAM之情況下，LDPC碼之碼位元之4位元係被映 射成與該4位元一致之4位元y〇至y3之符元。 圖12B係表示分別關於16QAM之符元所表示之4位元y〇至 133457.doc • 20· 201010295 y3之位元界線 於此 關於位元yi(於圖12為1=0^2,3)之位元界線係意 味該位元yi成為〇之符元及成為1之符元之界線。 〜 如圖12B所示，關於16QAM之符元所表示之4位元”至力 中之最高位位元y〇,僅有IQ平面之Q軸之〗處成為位元界3 線，關於第2個（從最高位位元算起第2個）之位元，僅有 IQ平面之I軸之1處成為位元界線。
而且，關於第3個位元，4x4個符元中之左起第i行與 第2行間、及第3行與第4行間之2處成為位元界線。 而且，關於第4個位元，4x4個符元中之從上算起第1 列與第2列間、及第3列與第4列間之2處成為位元界線。 符70所表示之位元”係從位元界線遠離之符元越多，越 不易失誤（成為錯誤之錯誤概率低），接近位元邊界之符元 越多，越容易失誤（錯誤概率高）。 現在，若將不易失誤（對錯誤強勢）（錯誤概率低）之位元 稱為「強勢位元」，並且將容易失誤（對錯誤弱勢）（錯誤概 率间）之位元稱為「弱勢位元」，則關S16QAM之符元所表 示之4位元“至5"3，最高位位元y〇及第2個位元又！為強勢位 兀，第3個位元及第4個位元y3為弱勢位元。 圖13至圖15係表示以圖8之正交調變部27進行64QAM之 It况下之64個符元（對應之信號點）之丨卩平面上之配置。 於64QAM，1符元表示6位元，存在有64(=26)個符元。 然後64個符元係以IQ平面之原點為中心’以I方向xq方 向成為8x8之正方形狀之方式配置。 133457.doc 21 201010295 現在，若將64QAM之1符元所表示之6位元從最高位位元 依序表示作y〇、yi、y2、y3、y4、y5，則於映射部26(圖 8)，在調變方式為64QAM之情況下，LDPC碼之碼位元之6 位元係被映射成與該6位元一致之6位元yc至y5之符元。 於此’分別而言，圖13係表示分別關於64QAM之符元所 表示之6位元y。至y5中之最高位位元y〇及第2個位元yi之位 元界線；圖14係表示分別關於第3個位元y2及第4個位元y3 之位元界線；圖15係表示分別關於第5個位元y4及第6個位 元ys之位元界線。 如圖13所示’分別關於最高位位元y〇及第2個位元yi之 位兀界線為1處。而且，如圓14所示，分別關於第3個位元 丫2及第4個位元之位元界線為2處；如圖15所示，分別關 於第5個位Toy#及第6個位元y5之位元界線為4處。 因此，關於64QAM之符元所表示之6位元力至力，最高 位位7Ly〇及第2個位元yi成為強勢位元，第3個位元乃及第4 個位兀ys成為其次強勢之位元。然後，第5個位元h及第6 個位元成為弱勢位元。 從圖12’進一步從圖13至圖15可知關於正交調變之符 70之位兀有尚位位兀成為強勢位元，低位位元成為弱勢 位元之傾向。 關於LDPC編碼部21(圖8)所輸出 於此，如圖11所說明 之LDPC碼，有斜供组故私 誤強勢之碼位元及對錯誤弱勢之碼位 元0 而且，如圖12$ mice 王圃15所說明，關於正交調變部27所進行 133457.doc 201010295 之正交調變之符元之位元，有強勢位元及弱勢位元。 因此，若進行將LDPC碼之對錯誤弱勢之碼位元分配給 正交調變之符元之弱勢位元之映射，則作為全體對於錯誤 之容錯會降低。 因此，提案一種將LDPC碼之碼位元予以交錯之交錯 器，以便進行將LDPC碼之對錯誤弱勢之碼位元分配給正 交調變之符元之強勢位元之映射。 圖8之解多工器25係進行該交錯器之處理。 β 圖16係說明圖8之解多工器25之處理之圖。 亦即，圖16Α係表示解多工器25之功能性結構例。 解多工器25係由記憶體3 1及替換部32所構成。 對記憶體3 1供給有LDPC碼。 記憶體3 1係含有於橫列（row)(橫）方向記憶mb位元，並 且於縱行（column)(縱）方向記憶N/(mb)位元之記憶容量， 將供給至該處之LDPC碼之碼位元於縱行方向寫入，於橫 _ 列方向讀出，並供給至替換部32。
W 於此，m係表示映射成1符元之LDPC碼之碼位元之位元 數；b為特定之正整數，其係用於將m予以整數倍之倍數。 而且，N(=資訊長K+同位長M)係如上述表示LDPC碼之碼 長。 圖16A係表示調變方式為64QAM之情況下之解多工器25 之結構例，因此，映射成1符元之LDPC碼之碼位元之位元 數m為6位元。 而且，於圖16 A，倍數b為1，因此記憶體3 1係具有縱行 133457.doc -23- 201010295 方向X橫列方向為N/(6x l)x(6xl)位元之記憶容量。 於此’將s己憶艘3 1之橫列方向為1位元之延伸於縱行方 向之記憶區域，以下適宜地稱為縱行。於圖丨6 A，記憶體 31係由6(=6xl)個縱行所構成。 於解多工器25，LDPC碼之碼位元在構成記憶體31之縱 行從上往下方向（縱行方向）之寫入係從左朝向右方向之縱 行進行。 ’ 然後’若碼位元之寫入至最右縱行之最下面終了，則從 構成記憶體3 1之所有縱行之第i列，往橫列方向以6位元 〇 (mb位元）單位讀出碼位元，並供給至替換部32。 替換部32係進行替換來自記憶體3 1之6位元之碼位元之 位置之替換處理，將其結果所獲得之6位元作為表示 64QAM之1符元之6位元y〇、丫丨、乃、乃、心、而輸出。 亦即’若將從記憶體3丨往橫列方向讀出之6位元之碼位 疋，從最高位位元依序表示作b〇、bi、b2、b3、b4、匕，則 以圖11所說明之行權重之關係，位於位元b〇之方向之碼位 兀係成為對錯誤強勢之碼位元’位於位元b5之方向之碼位 ® 元係成為對錯誤弱勢之碼位元。 於替換部32 ’為了使來自記憶體31之6位元之碼位元b。 至bs中對錯誤弱勢之碼位元，分配給表示64QAM之1符元 -之6位元yQ至中之強勢位元，進行替換來自記憶體η之6 位元之碼位元b〇至bs之位置之替換處理。 於此’作為如何替換來自記憶體3 1之6位元之碼位元b〇 至bs，並分配給表示64qam之1符元之6位元八至力之各個 133457.doc • 24· 201010295 之替換方式，從各企業提案有各種方式。 分別而言，圖16B係表示第1替換方式，圖16C係表示第 2替換方式’圖16D係表示第3替換方式。 於圖16B至圖16D ’（於後述之圖17亦相同），連結位元匕 與A之線段係意味將碼位元bi分配給符元之位元替換至 位元yj之位置）。 作為圖16B之第1替換方式，提案採用3種類申之任丨種， 作為圖16C之第2替換方式，提案採用2種類中之任丨種。 作為圖16D之第3替換方式，提案順序地選擇6種類來利 用。 圖17係表示調變方式為64QAM(因此，映射成1符元之 LDPC碼之碼位元之位元數m與圖丨6同樣為6位元）且倍數b 為2之情況下之解多工器25之結構例、及第4替換方式。 倍數b為2之情況下，記憶體3丨係具有縱行方向χ橫列方 向為N/(6x2)x(6x2)位元之記憶容量，由12(=6x2)個縱行所 構成。 圖17A係表示對記憶體31iLDpc碼之寫入順序。 於解多工器25，如圖16所說明，LDPC碼之碼位元在構 成s己憶體31之縱行從上往下方向（縱行方向）之寫入係從左 朝向右方向之縱行進行。 然後’若碼位元之寫入至最右縱行之最下面終了，則從 構成5己憶體3 1之所有縱行之第1列，往橫列方向以12位元 (mb位元）單位讀出碼位元，並供給至替換部32。 替換部32係進行將來自記憶艎3丨之12位元之碼位元之位 I33457.doc -25- 201010295 置，以第4替換方式替換之替換處理，並將其結果所獲得 之12位元，作為表示64QAM22符元卬個符元）之12位元， 亦即作為表示64QAM之1符元之6位元y〇、yi、y2、y3、 h、y5及表示接著之丨符元之6位元y()、乃、力、、y4、y5 而輸出。 於此’圓17B係表示藉由圖17A之替換部32所進行之替 換處理之第4替換方式。 此外’何種替換方式最佳’亦即如何最佳改善Awgn通 訊道之錯誤率係依LDPC碼之編碼率等而不同。 接著’參考圖18至圖20來說明關於藉由圖8之同位交錯 器23所進行之同位交錯。 圖18係表示LDPC碼之檢查矩陣之Tanner圖（一部分）。 校驗節點係若如圖1 8所示，相連於該校驗節點之可變節 點（對應之碼位元）之2個等複數個同時成為抹除錯誤，則對 相連於該校驗節點之所有可變節點，送回值〇之概率與1之 概率為等概率之訊息。因此，若相連於同一校驗節點之複 數可變節點同時成為抹除，則解碼性能會劣化。 然而，圖8之LDPC編碼部21所輸出之DVB-S.2之規格所 規定之LDPC碼為IRA碼’檢查矩陣Η之同位矩陣Ητ係如圖 1〇所示成為階梯構造。 圖19係表示成為階梯構造之同位矩陣ht&對應於該同位 矩陣Ητ之Tanner圖。 亦即’圖19A係表示成為階梯構造之同位矩陣Ητ;圖 19Β係表示對應於圖〗9Α之同位矩陣Ητ之Tanner圖。 133457.doc •26· 201010295 同位矩陣Ητ成為階梯構造之情況下，於該同位矩陣而之 Tanner圖中，利用LDPC碼之對應於同位矩陣Ητ之值為1之 要素之行之鄰接碼位元（同位位元）來求出訊息之可變節 點’係相連於同一校驗節點。 因此，若由於叢發失誤或抹除等，上述鄰接之同位位元 同時變成錯誤，則相連在分別對應於該變成錯誤之複數同 位位元之複數可變節點（利用同位位元求出訊息之可變節 點）之校驗節點會將值0之概率與丨之概率為等概率之訊 心送回相連於該校驗節點之可變節點，因此解碼性能會 劣化然後，於叢發長（由於叢發而變成錯誤之位元數）甚 大之情況時，解碼性能進一步劣化。 因此，同位交錯器23(圖8)係為了防止上述解碼性能之 劣化，進行將來自LDPC編碼部212LDPC碼之同位位元， 予以交錯至其他同位位元之位置之同位交錯。 圖20係表示對應於圖8之同位交錯器23進行同位交錯後 之LDPC碼之檢查矩陣η之同位矩陣％。 於此，LDPC編碼部21所輸出之對應於dvb_s.2之規格所 規定之LDPC碼之檢查矩陣H之資訊矩陣Ha係成為循環構 造。 循環構造係指稱某行與其他行之循環一致之構造，亦包 含例如於每P行’該p行之各列之】之位置為將該？行之最初 行，僅以與除算同位長Μ所得之“成比例之值，往行方 向循環移位後之位置H以下，適宜地賴環構造之 Ρ行稱為循環構造之單位之行數。 133457.doc •27· 201010295 作為LDPC編碼部21所輸出之DVB-S.2之規格所規定之 LDPC碼係如圖11所說明，有碼長N為64800位元及16200位 元之2種LDPC碼。 現在，若著眼於碼長N為64800位元及16200位元之2種 LDPC碼中之碼長N為64800位元之LDPC碼，則該碼長N為 64800位元之LDPC碼之編碼率係如圖11所說明有11個。 關於該11個編碼率分別之碼長N為64800位元之LDPC 碼，就任一個而言，於DVB-S.2之規格均規定循環構造之 單位之行數P為同位長Μ之約數中之一及Μ除外之約數之一 之 360。 而且，關於11個編碼率分別之碼長Ν為64800位元之 LDPC碼，同位長Μ係利用依編碼率而不同之值q，成為以 式？^1=9><?=9<3 60所表示之質數以外之值。因此，值9亦與 循環構造之單位之行數P同樣為同位長Μ之約數中之一及Μ 除外之約數之一，藉由以循環構造之單位之行數Ρ除算同 位長Μ來獲得（同位長Μ之約數之Ρ及q之積為同位長Μ)。 同位交錯器23係如上述，若將資訊長設為K，而且將0以 上、小於P之整數設為X，並且將0以上、小於q之整數設為 y，則作為同位交錯，將來自LDPC編碼部21之LDPC碼之 第K+1至K+M(=N)個碼位元之同位位元中之第Κ+qx+y+l個 碼位元，交錯至第K+Py+x+1個碼位元之位置。 若根據該類同位交錯，則由於相連於同一校驗節點之可 變節點（對應之同位位元）僅相隔循環構造之單位之行數 P，亦即於此僅相隔360位元，因此於叢發長小於360位元 133457.doc -28 - 201010295 之情況時，可避免相連於同一校驗節點之可變節點之複數 個同時變成錯誤之事態，其結果可改善對於叢發失誤之容 錯。 此外，將第K+qx+y+l個碼位元交錯至第K+Py+x+l個碼 位元之位置之同位交錯後之LDPC碼，係與原本之檢查矩 陣Η進行將第K+qx+y+l行置換為第K+Py+x+l行之行置換 所獲得之檢查矩陣（以下亦稱轉換檢查矩陣）之LDPC碼一 致。 而且，於轉換檢查矩陣之同位矩陣，如圖20所示出現以 P行（於圖20為360行）作為單位之擬似循環構造。 於此，擬似循環構造係意味一部分除外之部分成為循環 構造之構造。對於DVB-S.2之規格所規定之LDPC碼之檢查 矩陣，施以相當於同位交錯之行置換所獲得之轉換檢查矩 陣係於其右角落部分之360列x360行之部分（後述之移位矩 陣），僅缺少1個1之要素（成為0之要素），因此非（完全）循 環構造而成為擬似循環構造。 此外，圖20之轉換檢查矩陣係成為對於原本之檢查矩陣 Η，除相當於同位交錯之行置換以外，亦施以用以使轉換 檢查矩陣以後述之構成矩陣構成之列之置換（列置換）後之 矩陣。 接著，參考圖21至圖24，來說明關於作為藉由圖8之縱 行扭轉交錯器24所進行之重排處理之縱行扭轉交錯。 於圖8之發送裝置11，為了提升頻率之利用效率，如上 述將LDPC碼之碼位元之2位元以上作為1個符元發送。亦 133457.doc -29- 201010295 即’例如將碼位元$ & a η 變方式係利用例如QPSK，將碼位固符7^之情況時，作為調 之情況時，作相變 A之4位^作為1個符元 卞馮調變方式係利用例如16QAM。 時如:於=位元之2位元以上作為1個符元發送之情況 料；⑦發生抹除等，則該符元之碼位元全部變成 錯誤（抹除）〇 變成 因此’為了使解碼性能提升，降低相連於同_校驗節點 之可變節點（對應之碼位元）之複數個同時變成抹除之概 率’必須避免對應於！個符元之碼位元之可變節點相連於 同一校驗節點。 另方面如上述，LDPC編瑪部21所輸出之dvb_s 2之 規格所規定之LDPC瑪之檢查矩陣H，f訊矩陣&含有循 環構造，同位矩陣Ητ含有階梯構造。然後，如圖2〇所說 明，於同位交錯後之LDPC碼之檢查矩陣即轉換檢查矩 陣，於同位矩陣亦出現循環構造（正確而言，如上述:擬 似循環構造）。 圖21係表示轉換檢查矩陣。 亦即，圖21Α係表示碼長ν為64800位元、編碼率（r)為 3/4之LDPC碼之檢查矩陣η之轉換檢查矩陣。 於圖21Α，於轉換檢查矩陣，值為丨之要素之位置係以點 (·)表示。 圖21Β係以圓21Α之轉換檢查矩陣之LDPC碼，亦即以同 位交錯後之LDPC碼作為對象，表示解多工器25(圖8)所進 行之處理。 -30· 133457.doc 201010295 於圖21B ’將調變方式設為⑽鳩，於構成解多工器^ 之記憶趙31之4縱行，同位交錯後<LDp(^之碼位元係寫 入於縱行方向。 ’ 於構成記憶體3!之4縱行，寫入於縱行方向之碼位元係 於橫列方向，以4位元單位讀出而成為i符元。 該情況下，成為1符元之4位元之碼位元Bq、、a 可能成為對應於位於圖21A之轉換後檢查矩陣之任意丨列之3 ^ 1之碼位元，該情況下，分別對應於該碼位元Bg、B,、 B2、B3之可變節點係相連於同一校驗節點。 因此，於1符元之4位元之碼位元Β〇、Βι、b2、&成為對 應於位於轉換後檢查矩陣之任意〗列之丨之碼位元之情況 下，若於該符元發生抹除，則於分別對應於碼位元&、 Βι B2、B3之可變節點所相連之同一校驗節點，無法求出 適當之訊息，其結果，解碼性能會劣化。 關於編碼率為3/4以外之編碼率亦相同，對應於相連於 丨 同一校驗節點之複數可變節點之複數碼位元可能作為 16QAM之1個符元。 因此，縱行扭轉交錯器24係進行將來自同位交錯 器23之 同位交錯後之LDPC碼之碼位元，予以交錯之縱行扭轉交 錯，以便對應於位於轉換檢查矩陣之任意1列之i之複數碼 位元’不會映射成1個符元。 圖22係說明縱行扭轉交錯器之圖。 亦即’圖22係表示解多工器25之記憶體31 (圖16、圖 17)。 133457.doc -31- 201010295 :憶體31係如圖16所說明，具有於縱行(縱)方向記㈣ 疋’並且於橫列（橫）方向記,_/(mb)位元之記憶容量， 個縱行所構成^後，縱行扭轉交錯器24係對於記憶 =，控制將LDPC碼之碼位元寫人於縱行方向、於橫列 °讀出時之開始寫位置’藉此進行縱行扭轉交錯。 亦即，於縱行扭轉交錯H24，㈣針對錢縱行，適宜 =更開始碼位元之寫人之開始寫位置，以使於橫列方向 :出之作㈣元之複數碼位元’不會成為對應於位於轉 檢查矩陣之任意！列之！之碼位元（重排LDpc碼之碼位 疋’以使對應於位於檢查㈣之任意丨列之i之複數碼位元 不含於同一符元）。 於此’圖22係表示調變方式為16QAM且圖16所說明之倍 數b為1之情況下之記憶體31之結構例。因此，映射心符 疋之LDPC碼之碼位元之位元數mA4位元，而且記憶體^ 係以4 (=mb)個縱行所構成。 圓22之縱行扭轉交錯器24(取代圖16之解多工器25)係從 左軔向右方向之縱行，進行將匕〇1>(：碼之碼位元從構成記 憶體31之4個縱行從上往下方向（縱行方向）之寫入。 然後，若碼位元之寫入至最右縱行終了，則縱行扭轉交 錯器24係從構成記憶體31之所有縱行之第1列，於橫列方 向以4位元（mb位元）單位讀出碼位元，並作為縱行扭轉交 錯後之LDPC碼輸出至解多工器25之替換部32(圖16、圖 17) 〇 其中，於圖22之縱行扭轉交錯器24，若將各縱行之開頭 I33457.doc -32· 201010295 (最上面）之位置之位址設為〇,以升序之整數表示縱行方向 之各位置之位址’則關於最左縱行，將開始寫位置設作位 址為〇之位置’關於(左起)第2縱行，將開始寫位置設作位 址為2之位置，關於第3縱行，將開始寫位置設作位址為4 之位置，關於第4縱行，將開始寫位置設作位址為7之位 置。 此外，關於開始寫位置是位址為〇之位置以外之位置之 縱行，將碼位元寫入至最下面之位置後，返回開頭（位址 為0之位置），進行即將至開始寫位置前之位置為止之寫 入。然後，其後進行對下一（右）縱行之寫入。 藉由進行如以上之縱行扭轉交錯，關於DVB_S2之規格 所規定之碼長N為64800之所有編碼率之[〇1>€碼，可避免 對應於相連於同一校驗節點之複數可變節點之複數碼位元 被作為16QAM之1個符元（含於同一符元）其結果，可使有 抹除之通訊道之解碼性能提升。 圖23係針對DVB-S.2之規格所規定之碼長n為64800之11 個編碼率分別之LDPC碼，依各調變方式表示縱行扭轉交 錯所必要之記憶體31之縱行數及開始寫位置之位址。 作為解多工|§25(圖8)之替換處理之替換方式，採用圖 16之第1至第3替換方式中之任一方式’且作為調變方式採 用QPSK之情況下，1符元之位元數m為2位元，倍數b為1 » 該情況下，若根據圖23 ’記憶體3 1係含有於橫列方向記 憶2x1位元之2個縱行，於縱行方向記憶64800/(2x1)位元。 然後，記憶體3 1之2個縱行中，分別第1縱行之開始寫位置 133457.doc -33- 201010295 設作位址為0之位置，第2縱行之開始寫位置設作位址為2 之位置。 而且，作為解多工器25(圖8)之替換處理之替換方式， 採用圖17之第4替換方式，且作為調變方式採用qpsk之情 況下’ 1符元之位元數m為2位元，倍數b為2。 該情況下，若根據圖23，記憶體31係含有於橫列方向記 憶2x2位元之4個縱行，於縱行方向記憶648〇〇/(2χ2)位元。 然後，記憶體3 1之4個縱行中，分別第丨縱行之開始寫位置 設作位址為0之位置，第2縱行之開始寫位置設作位址為2 之位置，第3縱行之開始寫位置設作位址為4之位置，第4 縱行之開始寫位置設作位址為7之位置。 進一步而言，作為解多工器25(圖8)之替換處理之替換 方式，採用圖16之第！至第3替換方式中之任一方式，且作 為調變方式採用16QAM之情況下，丨符元之位元數爪為4位 元，倍數b為1。 該情況下，若根據圖23，記憶體3 i係含有於橫列方向記 憶4x1位το之4個縱行，於縱行方向記憶648〇〇/(4χ1)位元。 然後，記憶體31之4個縱行中，分別第〗縱行之開始寫位置 設作位址為0之位置，第2縱行之開始寫位置設作位址為2 之位置，第3縱行之開始寫位置設作位址為4之位置，第4 縱行之開始寫位置設作位址為7之位置。 而且作為解多工器25(圖8)之替換處理之替換方式， 採用圖17之第4替換方式’且作為調變方式採用16qAm之 情況下，1符το之位元數〇1為4位元，倍數15為2。 133457.doc -34- 201010295 該情況下，若根據圖23’記憶體31係含有於橫列方向纪 憶4x2位元之8個縱行，於縱行方向記憶_G/㈣)位元: 然後，記憶體31之8個縱行中，分別第1縱行之開始寫位置 設作位址為0之位置’第2縱行之開始寫位置設作位址為。 之位置’第3縱行之開始寫位置設作位址為2之位置，第* 縱行之開始寫位置設作位址為4之位置，第5縱行之開始寫 位置設作位址為4之位置，第6縱行之開始寫位置設作位址 為5之位置’第7縱行之開始寫位置設作位址為7之位置， 第8縱行之開始寫位置設作位址為7之位置。 進一步而言，作為解多工器25(圖8)之替換處理之替換 方式，採用囷16之第丨至第3替換方式中之任一方式且作 為調變方式採用64QAM之情況下，【符元之位元數位 元，倍數b為1。 該情況下，若根據圖23，記憶體31係含有於橫列方向記 憶6x1位兀之6個縱行，於縱行方向記憶648〇〇/(6χ1)位元。 然後，記憶體3 1之6個縱行中，分別第丨縱行之開始寫位置 設作位址為0之位置，第2縱行之開始寫位置設作位址為2 之位置，第3縱行之開始寫位置設作位址為5之位置，第4 縱打之開始寫位置設作位址為9之位置，第5縱行之開始寫 位置设作位址為1〇之位置，第6縱行之開始寫位置設作位 址為13之位置。 而且’作為解多工器25(圖8)之替換處理之替換方式， 採用圖17之第4替換方式，且作為調變方式採用64QAM之 情況下’ 1符元之位元數瓜為6位元，倍數b為2。 133457.doc •35· 201010295 該情況下’若根據圖23，記憶體3 1係含有於橫列方向記 憶6x2位元之12個縱行，於縱行方向記憶64800/(6x2)位 元。然後’ s己憶體3 1之12個縱行中’分別第1縱行之開始 寫位置設作位址為〇之位置，第2縱行之開始寫位置設作位 址為0之位置，第3縱行之開始寫位置設作位址為2之位 置，第4縱行之開始寫位置設作位址為2之位置，第5縱行 · 之開始寫位置設作位址為3之位置，第6縱行之開始寫位置 設作位址為4之位置，第7縱行之開始寫位置設作位址為4 之位置，第8縱行之開始寫位置設作位址為5之位置，第9 _ 縱行之開始寫位置設作位址為5之位置，第10縱行之開始 寫位置設作位址為7之位置’第11縱行之開始寫位置設作 位址為8之位置，第12縱行之開始寫位置設作位址為9之位 置。 進一步而言，作為解多工器25(圖8)之替換處理之替換 方式’採用圖16之第1至第3替換方式中之任一方式，且作 為調變方式採用256QAM之情況下，1符元之位元數爪為8 位元，倍數b為1。 ❿ 該情況下，若根據圖23，記憶體3 1係含有於橫列方向記 憶8x1位元之8個縱行，於縱行方向記憶648〇〇/(8χ1)位元。 然後，記憶體3 1之8個縱行中，分別第丨縱行之開始寫位置 设作位址為〇之位置，第2縱行之開始寫位置設作位址為〇 之位置，第3縱行之開始寫位置設作位址為2之位置，第4 縱行之開始寫位置設作位址為4之位置，第5縱行之開始寫 位置设作位址為4之位置，第6縱行之開始寫位置設作位址 133457.doc -36- 201010295 為5之位置’第7縱行之開始寫位置設作位址為7之位置， 第8縱行之開始寫位置設作位址為7之位置。 而且’作為解多工器25(圖8)之替換處理之替換方式， 採用圖17之第4替換方式，且作為調變方式採用256釋之 情況下’ 1符元之位元數位元，倍數5為2。 該情況下’若根據圖23,記憶體31係含有於橫列方向記 憶8x2位元之16個縱行，於縱行方向記憶648〇〇/(8χ2)位 元。然後’記憶體3!之16個縱行巾，分別^縱行之開始 寫位置設作位址為〇之位置，第2縱行之開始寫位置設作位 址為2之位置，第3縱行之開始寫位置設作位址為？之位 置第4縱行之開始寫位置設作位址為2之位置，第5縱行 之開始寫位置設作位址為2之位置，第6縱行之開始寫位置 叹作位址為3之位置，第7縱行之開始寫位置設作位址為7 之位置，第8縱行之開始寫位置設作位址為。之位置，第9 縱行之開始寫位置設作位址為16之位置，第1〇縱行之開始 寫位置s又作位址為2〇之位置，第丨丨縱行之開始寫位置設作 位址為22之位置，第12縱行之開始寫位置設作位址為以之 位置，第13縱行之開始寫位置設作位址為27之位置，第14 縱行之開始寫位置設作位址為27之位置，第15縱行之開始 寫位置設作位址為28之位置，第16縱行之開始寫位置設作 位址為3 2之位置。 進—步而言’作為解多工器25(圖8)之替換處理之替換 方式，採用圖16之第1至第3替換方式中之任一方式，且作 為調變方式採用1〇24QAM之情況下，！符元之位元數爪為 133457.doc •37· 201010295 10位元，倍數b為1。 該If况下，右根據圖23，記憶體3〗係含有於橫列方向記 隐ίο 1位70之10個縱行，於縱行方向記憶648_(1〇叫位 疋然後，s己憶趙3 1之1〇個縱行中，分別第丨縱行之開始 寫位置設作位址為〇之位置’第2縱行之開始寫位置設作位 址為3之位置，第3縱行之開始寫位置設作位址為6之位 置，第4縱行之開始寫位置設作位址為8之^，第；縱行 之開始寫位置叹作位址為i j之位置第6縱行之開始寫位 置設作位址為13之位罾，笛7俠_ 1直第7縱仃之開始寫位置設作位址 為15之位置’第8縱行之開始寫位置設作位址為η之位 置，第9縱行之開始寫位置設作位址為以之位置，第職 行之開始寫位置設作位址為2〇之位置。 而且作為解多J1器25(圓8)之替換處理之替換方式， 採用圖17之第4替換方式’且作為調變方式採用屬qam 之情況下，丨符元之位元數41G位元，倍數 該情況下，若根據圖23，記憶體31係含有於橫列方向記 憶1 〇X2位元之2〇個縱行，於縱行方向記憶64麵（1〇χ2)位 元。然後，記憶體31之20個縱行中，分別第遣行之開始 寫位置設作位址為0之位置，第2縱行之開始寫位置設作位 址為!之位置’第3縱行之開始寫位置設作位址為3之位 置，第4縱行之開始寫位置設作位址為4之位置，第5縱行 之開始寫位置設作位址為5之位置，第6縱行之開始寫位置 設作位址為6之位置，第7縱行之開始寫位置設作位址為6 之位置，第8縱行之開始寫位置設作位址為9之位置，第9 133457.doc -38- 201010295 縱行之開始寫位置設作位址為13之位置，第ι〇縱行之開始 寫位置設作位址為14之位置，第11縱行之開始寫位置設作 位址為14之位置，第12縱行之開始寫位置設作位址為16之 位置，第13縱行之開始寫位置設作位址為21之位置，第14 縱行之開始寫位置設作位址為21之位置，第15縱行之開始 寫位置設作位址為23之位置，第16縱行之開始寫位置設作 位址為25之位置，第17縱行之開始寫位置設作位址為25之 位置，第18縱行之開始寫位置設作位址為26之位置，第19 縱行之開始寫位置設作位址為28之位置，第20縱行之開始 寫位置設作位址為3 0之位置。 進一步而言’作為解多工器25(圖8)之替換處理之替換 方式，採用圖16之第1至第3替換方式中之任一方式，且作 為調變方式採用4096QAM之情況下，1符元之位元數m為 12位元，倍數b為1。 該情況下，若根據圖23，記憶體3 1係含有於橫列方向記 憶12x1位元之12個縱行，於縱行方向記憶648〇〇/(12xl)位 元。然後’記憶體3 1之12個縱行中，分別第1縱行之開始 寫位置設作位址為0之位置，第2縱行之開始寫位置設作位 址為0之位置，第3縱行之開始寫位置設作位址為2之位 置，第4縱行之開始寫位置設作位址為2之位置，第5縱行 之開始寫位置設作位址為3之位置，第6縱行之開始寫位置 設作位址為4之位置，第7縱行之開始寫位置設作位址為4 之位置，第8縱行之開始寫位置設作位址為$之位置，第9 縱行之開始寫位置設作位址為5之位置，第1〇縱行之開始 133457.doc •39- 201010295 寫位置設作位址為7之位置，第丨丨縱行之開始寫位置設作 位址為8之位置，第12縱行之開始寫位置設作位址為9之位 置。 而且，作為解多工器25(囷8)之替換處理之替換方式， 採用囷17之第4替換方式，且作為調變方式採用4〇96(^^1 之情況下，1符元之位元數„!為12位元，倍數}?為2。 該情況下’若根據圖23，記，隐體31係含有於橫列方向記 憶12x2位元之24個縱行，於縱行方向記憶648〇〇/(12><2)位 元。然後，記憶體31之24個縱行中，分別第i縱行之開始 寫位置δ又作位址為〇之位置，第2縱行之開始寫位置設作位 址為5之位置，第3縱行之開始寫位置設作位址為8之位 置，第4縱行之開始寫位置設作位址為8之位置第5縱行 之開始寫位置設作位址為8之位置，第6縱行之開始寫位置 設作位址為8之位置，第7縱行之開始寫位置設作位址為1〇 之位置，第8縱行之開始寫位置設作位址為1〇之位置，第9 縱行之開始寫位置設作位址為丨〇之位置，第丨〇縱行之開始 寫位置設作位址為12之位置，第丨丨縱行之開始寫位置設作 位址為13之位置，第12縱行之開始寫位置設作位址為16之 位置’第13縱行之開始寫位置設作位址為17之位置，第14 縱行之開始寫位置設作位址為19之位置，第15縱行之開始 寫位置設作位址為21之位置，第〗6縱行之開始寫位置設作 位址為22之位置，第17縱行之開始寫位置設作位址為23之 位置’第18縱行之開始寫位置設作位址為26之位置，第19 縱行之開始寫位置設作位址為37之位置，第2〇縱行之開始 133457.doc 201010295 寫位置設作位址為39之位置，第21縱行之開始寫位置設作 位址為40之位置，第22縱行之開始寫位置設作位址為41之 位置’第23縱行之開始寫位置設作位址為41之位置，第24 縱行之開始寫位置設作位址為41之位置。 圖24係針對DVB-S.2之規格所規定之碼長162〇〇之1〇 個編碼率分別之LDPC碼，依各調變方式表示縱行扭轉交 錯所必要之記憶體31之縱行數及開始寫位置之位址。 作為解多工器25 (圖8)之替換處理之替換方式，採用圖 16之第1至第3替換方式中之任一方式，且作為調變方式採 用QPSK之情況下’ 1符元之位元數m為2位元，倍數bgi。 該情況下，若根據圖24，記憶體31係含有於橫列方向記 憶2x1位元之2個縱行，於縱行方向記憶162〇〇/(2χ1)位元。 然後，記憶體3 1之2個縱行中，分別第丨縱行之開始寫位置 設作位址為0之位置，第2縱行之開始寫位置設作位址為〇 之位置。 φ 進一步而言，作為解多工器25(圖8)之替換處理之替換 方式，採用圖17之第4替換方式，且作為調變方式採用 QPSK之情況下，1符元之位元數111為2位元倍數1^為2。 該情況下，若根據圖24，記憶體31係含有於橫列方向記 • 憶2X2位元之4個縱行，於縱行方向記憶16200/(2x2)位元。 然後’記憶體31之4個縱行中，分㈣丨縱行之開始寫位置 設作位址為0之位置，第2縱行之開始寫位置設作位址為2 之位置’第3縱行之開始寫位置設作位址為3之位置，第* 縱行之開始寫位置設作位址為3之位置。 133457.doc -41 · 201010295 而且，作為解多工器25(圖8)之替換處理之替換方式， 採用圖之第！至第3替換方式中之任—方式’且作為調變 方式採用16QAM之情況下，丨符元之位元數爪為4位元倍 數b為1。 該情況下，若根據圖24，記憶體3丨係含有於橫列方向記 憶4x1位元之4個縱行，於縱行方向記憶162〇〇/(4χΐ)位元。 然後，記憶體31之4個縱行中，分別第丨縱行之開始寫位置 ' 設作位址為0之位置，第2縱行之開始寫位置設作位址為2 之位置，第3縱行之開始寫位置設作位址為3之位置，第4❿ 縱行之開始寫位置設作位址為3之位置。 進一步而言，作為解多工器25(圖8)之替換處理之替換 方式，採用圖17之第4替換方式，且作為調變方式採用 16QAM之情況下，〗符元之位元數m*4位元，倍數b為2。 該情況下，若根據圖24，記憶體31係含有於橫列方向記 隐4X2位元之8個縱行，於縱行方向記憶16200/(4x2)位元。 然後，記憶體31之8個縱行中，分別第丨縱行之開始寫位置 設作位址為〇之位置，第2縱行之開始寫位置設作位址為〇 ® 之位置第3縱行之開始寫位置設作位址為〇之位置，第4 縱行之開始寫位置設作位址為丨之位置，第5縱行之開始寫 位置《又作位址為7之位置’第6縱行之開始寫位置設作位址 為2〇之位置，第7縱行之開始寫位置設作位址為20之位 置第8縱行之開始寫位置設作位址為2丨之位置。 作為解多工器25(圖8)之替換處理之替換方式， 採用圖6之第1至第3替換方式中之任一方式且作為調變 133457.doc •42- 201010295 方式採用64QAM之情況下，i符元之位元數〇1為6位元倍 數b為1。 " s亥情況下，若根據圖24，記憶體3丨係含有於橫列方向記 憶6x1位元之6個縱行，於縱行方向記憶162〇〇/(6χΐ)位元: 然後，記憶體31之6個縱行中，分別第丨縱行之開始寫位置 設作位址為0之位置，第2縱行之開始寫位置設作位址為〇 之位置，第3縱行之開始寫位置設作位址為2之位置第* 縱行之開始寫位置設作位址為3之位置，第5縱行之開始寫 位置設作位址為7之位置，第6縱行之開始寫位置設作位址 為7之位置。 進一步而言，作為解多工器25(圖8)之替換處理之替換 方式，採用圖17之第4替換方式，且作為調變方式採用 64QAM之情況下，i符元之位元數瓜為6位元，倍數bg2。 該情況下，若根據圖24，記憶體31係含有於橫列方向記 憶6x2位το之12個縱行，於縱行方向記憶162〇〇/(6χ2)位 疋。然後，記憶體31之12個縱行中，分別第〗縱行之開始 寫位置設作位址為〇之位置，第2縱行之開始寫位置設作位 址為0之位置，第3縱行之開始寫位置設作位址為〇之位 置，第4縱行之開始寫位置設作位址為2之位置，第$縱行 之開始寫位置設作位址為2之位置，第6縱行之開始寫位置 設作位址為2之位置，第7縱行之開始寫位置設作位址為3 之位置，第8縱行之開始寫位置設作位址為3之位置，第9 縱行之開始寫位置設作位址為3之位置，第1〇縱行之開始 寫位置設作位址為6之位置，第1](縱行之開始寫位置設作 133457.doc -43· 201010295 位址為7之位置’第12縱行之開始寫位置設作位址為7之位 置。 而且’作為解多工器25(圖8)之替換處理之替換方式， 採用圖16之第1至第3替換方式中之任一方式，且作為調變 方式採用256QAM之情況下，！符元之位元數爪為8位元， 倍數b為1。 該情況下，若根據圖24，記憶體3 1係含有於橫列方向記 憶8x1位元之8個縱行，於縱行方向記憶162〇〇/(8χΐ)位元。 然後，記憶體31之8個縱行中，分別第丨縱行之開始寫位置 設作位址為0之位置，第2縱行之開始寫位置設作位址為〇 之位置，第3縱行之開始寫位置設作位址為〇之位置，第4 縱行之開始寫位置設作位址為1之位置，第5縱行之開始寫 位置設作位址為7之位置，第6縱行之開始寫位置設作位址 為20之位置，第7縱行之開始寫位置設作位址為2〇之位 置，第8縱行之開始寫位置設作位址為2丨之位置。 進-步而言’作為解多工器25(圖8)之替換處理之替換 方式，採用圖16之第1至第3替換方式中之任一方式且作 為調變方式採用1024QAM之情況下，i符元之位元數历為 10位元，倍數b為1。 該情況下，若根據圖 •隐猫3 1係含有於橫列々,〇J § 憶丄㈣位元之H)個縱行，於縱行方向記憶162謝（购Μ 元。然後’記憶體31之10個縱行中，分別紅縱行之… 寫位置設作位址為0之位置，第2縱行之開始寫位置設〜 址為丨之位置，第3縱行之開始寫位置設作位址為2之 133457.doc -44 - 201010295 置，第4縱行之開始寫位置設作位址為2之位置，第5縱行 之開始寫位置設作位址為3之位置，第6縱行之開始寫位置 設作位址為3之位置’第7縱行之開始寫位置設作位址為4 之位置，第8縱行之開始寫位置設作位址為々之位置，第9 : ，縱行之開始寫位置設作位址為5之位置，第1G縱行之開始 寫位置設作位址為7之位置。 而且作為解多工器25(圖8)之替換處理之替換方式， 採用圖17之第4替換方式，且作為調變方式採用1024QAM 之情況下，1符元之位元數mW〇位元，倍數“2。 该情況下，若根據囷24，記憶體31係含有於橫列方向記 憶10x2位元之20個縱行，於縱行方向記憶ΐ62〇〇/(ι〇χ2)位 兀。然後，記憶體31之20個縱行中，分別第丨縱行之開始 寫位置設作位址為〇之位置’第2縱行之開始寫位置設作位 址為0之位置，第3縱行之開始寫位置設作位址為〇之位 置第4縱行之開始寫位置設作位址為2之位置，第5縱行 • 之開始寫位置设作位址為2之位置，第6縱行之開始寫位置 乍4址為2之位置，第7縱行之開始寫位置設作位址為2 之位置，第8縱行之開始寫位置設作位址為2之位置，第9 縱行之開始寫位置設作位址為5之位置，第1〇縱行之開始 •冑位置設作位址為5之位置，第u縱行之開始寫位置設作 止為5之位置，第丨2縱行之開始寫位置設作位址為$之位 置，第13縱行之開始寫位置設作位址為5之位置，第μ縱 行之開始寫位置設作位址為7之位置，第15縱行之開始寫 位置設作位址為7之位置，第16縱行之開始寫位置設作位 133457.doc •45· 201010295 址為7之位置’第17縱行之開始寫位置設作位址為7之值 置’第18縱行之開始寫位置設作位址為8之位置，第19縱 行之開始寫位置設作位址為8之位置，第20縱行之開始寫 位置設作位址為1 〇之位置。 進一步而言’作為解多工器25(圖8)之替換處理之替換 方式，採用圖16之第1至第3替換方式中之任一方式，且作 為調變方式採用4096QAM之情況下，1符元之位元數111為 12位元，倍數b為1。 該情況下，若根據圖24，記憶體3 1係含有於橫列方向記 憶〗2x】位元之〗2個縱行，於縱行方向記憶ΐ62〇〇/(ΐ2χι)位 元。然後，記憶體31之12個縱行中，分別第丨縱行之開始 寫位置設作位址為〇之位置，第2縱行之開始寫位置設作位 址為〇之位置，第3縱行之開始寫位置設作位址為〇之位 置，第4縱行之開始寫位置設作位址為2之位置，第^縱行 之開始寫位置設作位址為2之位置’第6縱行之開始寫位置 設作位址為2之位置，第7縱行之開始寫位置設作位址為3 之位置，第8縱行之開始寫位置設作位址為3之位置，第9 縱行之開始寫位置設作位址為3之位置，第職行之開始 寫位置設作位址為6之位置’第η縱行之開始寫位置設作 位址為7之位置112縱行之開始寫位置設作位址為7之位 置。 而且作為解多工器25(圖8)之替換處理之替換方式， 採用圖17之第4替換方式，且作為調變方式採用觀釋 之情況下’心之位元數爪心位元，倍數42。 133457.doc -46· 201010295 ，記憶體31係含有於橫列方向記
該情況下，若根據圖24， 憶12x2位元之24個縱行，% 元。然後，記憶體31夕？^ 之位置，第8縱行之開始寫位置設作位址為丨之位置第9 縱行之開始寫位置設作位址為丨之位置，第1〇縱行之開始 寫位置設作位址為1之位置，第丨丨縱行之開始寫位置設作 位址為2之位置，第12縱行之開始寫位置設作位址為2之位 置’第13縱行之開始寫位置設作位址為2之位置，第14縱 行之開始寫位置設作位址為3之位置，第15縱行之開始寫 位置設作位址為7之位置，第16縱行之開始寫位置設作位 址為9之位置，第17縱行之開始寫位置設作位址為9之位 置’第1 8縱行之開始寫位置設作位址為9之位置，第丨9縱 行之開始寫位置設作位址為10之位置，第20縱行之開始寫 位置設作位址為1〇之位董，第21縱行之開始寫位置設作位 址為10之位置，第22縱行之開始寫位置設作位址為1〇之位 置’第23縱行之開始寫位置設作位址為10之位置，第24縱 行之開始寫位置設作位址為11之位置。 接著’參考圖25之流程圖來說明關於圖8之發送裝置11 所進行之發送處理。 133457.doc • 47- 201010295 LDPC編碼部21係於該處等待對象資料供給，於步驟 S101，將對象資料編碼為LDPC碼，將該LDPC碼供給至位 元交錯器22，處理係前進至步驟S102。 位元交錯器22係於步驟S1 02，將來自LDPC編碼部21之 LDPC碼作為對象，進行位元交錯，該位元交錯後之LDPC 碼供給至映射部26，處理係前進至S 103。 亦即，於步驟S102，於位元交錯器22，同位交錯器23係 將來自LDPC編碼部21之LDPC碼作為對象，進行同位交 錯，將該同位交錯後之LDPC碼供給至縱行扭轉交錯器 24 ° 縱行扭轉交錯器24係將來自同位交錯器23之LDPC碼作 為對象，進行縱行扭轉交錯，解多工器25係將藉由縱行扭 轉交錯器24之縱行扭轉交錯後之LDPC碼作為對象，進行 替換處理。然後，替換處理後之LDPC碼係從解多工器25 供給至映射部26。 映射部26係於步驟S103，將來自解多工器25之LDPC碼 之m位元之碼位元，映射成正交調變部27所進行之正交調 變之調變方式所決定之信號點所表示之符元，並供給至正 交調變部27，處理係前進至步驟S1 04。 正交調變部27係於步驟S104，按照來自映射部26之符 元，進行載波之正交調變，處理係前進至步驟S1 05，發送 正交調變之結果所獲得之調變信號，並終了處理。 此外，圖25之傳送處理係重複進行。 如以上，藉由進行同位交錯或縱行扭轉交錯，可提升將 133457.doc -48- 201010295 LDPC瑪之複數碼位元作為_符元發送之情況下之對於抹 除或叢發失誤之容錯。 於此®8中係為了便於說明，個別地構心㈣μ 錯之區塊即同位交錯器23、與進行縱行扭轉交錯之區塊即 縱行扭轉交錯器24，但同位交錯器23與縱行扭轉交錯器Μ 亦可一體地構成。 亦即，同位交錯與縱行扭轉交錯之任—均可藉㈣位元 Γ記憶體之寫入及讀出來進行，可藉由將進行碼位元之 :入之位址（寫入位址）轉換為進行碼位元之讀出之位址涓 出位址）之矩陣來表示。 因此，若預先求出乘算表示同位交錯之矩陣與表示縱行 扭轉交錯之矩陣所獲得之矩陣，則藉由利用該矩陣轉換碼 位疋’可獲得進行同位交錯，並進一步將該同位交錯後之 LDPC碼予以縱行扭轉交錯後之結果。 而且除同位交錯器23及縱行扭轉交錯器Μ以外，解多 工器25亦可一體地構成。 亦卩U解多工器25所進行之替換處理亦可藉由將記憶 PC碼之記憶體31之寫入位址，轉換為讀出位 來表示。 因此’若預先求出乘算表示同位交錯之矩陣、表示縱行 扭轉交錯之矩陣及表示替換處理之矩陣所獲得之矩陣，則 可藉由該料總括進行同位交錯、縱行扭轉交錯及替換處 理。 此外’關於同位交錯及縱行扭轉交錯，可僅進行其中任 I33457.doc •49- 201010295 接著’參考圖26至圖28,說明關於針對圖8之發送裝置 11所進行之计測錯誤率（bit err〇r rate :位元錯誤率）之模 擬。 模擬係採用D/U為〇 dB之有顫振（flutter)之通訊道來進 行。 圖26係表示模擬所採用之通訊道之模型。 亦即’圖26A係表示模擬所採用之顫振之模型。 而且，圖26B係表示有圖26A之模型所表示之顫振之通 訊道之模型。 此外，於圖26B，Η表示圖26A之顫振之模型。而且，於 圖 6Β Ν表示 ICI (Inter Carrier Interference :載波間干 擾），於模擬中，以AWGN逼近其功率之期待值E[N2]。 圖27及圖28係表示模擬所獲得之錯誤率與顏振之都卜勒 頻率fd之關係。 此外，圓27係表示調變方式為16QAM、編碼率⑴為 (3/4)，替換方式為第丨替換方式之情況下之錯誤率與都卜 勒頻率fd之關係。而且’圖28係表示調變方式為6叫鳩、 編碼率⑴為（5/6)，替換方式為第lf換方式之情況下之錯 誤率與都卜勒頻率心之關係。 進一步而言’於圖27及圖28，鈿紿及* -____
轉交錯及替換處理中之替換處理 达延仃冏位交錯、縱行扭 之情況下之錯誤率與都卜 133457.doc -50- 201010295 勒頻率fd之關係。 於圖27及圖28之任一圖，可知進行同位交錯、縱行扭轉 交錯及替換處理全部之情況係較僅進行替換處理之情況， 其錯誤率提升（變小）。 接著，圖29係表示圖7之接收裝置12之結構例之區塊 圖。 於圖29 ’接收裝置12係接收來自發送裝置U(圖7)之調變 信號之資料處理裝置’由正交解調部51、解映射部52、反 交錯器53及LDPC解碼部56所構成。 正父解調部51係接收來自發送裝置η之調變信號，進行 正交解調，將其結果所獲得之信號點（I及Q轴方向分別之 值）供給至解映射部52。 解映射部52係進行使來自正交解調部51之符元成為 LDPC碼之碼位元之解映射，並供給至反交錯器53。 反交錯器53係由多工器（MUX)54及縱行扭轉反交錯器55 所構成，進行來自解映射部52之LDPC碼之碼位元之反交 錯。 亦即，多工器54係將來自解映射部522LDpc碼作為對 象，進行對應於圖8之解多工器25所進行之替換處理之反 替換處理（替換處理之逆向處理），亦即進行使藉由替換處 理所替換之碼位元之位置回到原本位置之反替換處理並 將其結果所獲得之LDPC碼供給至縱行扭轉反交錯器5卜 縱行扭轉反交錯器55係將來自多工S54iLDpc碼作為 對象，進行對應於圖8之縱行扭轉交錯器24所進行之作為 133457.doc •51 · 201010295 重排處理之縱行扭轉交錯之縱行扭轉&交錯（縱行扭轉交 錯之逆向處理）’亦即進行作為使藉由作為重排處理之縱 行扭轉交錯而變更排列2LDPC碼之碼位元，回到原本排 列之反重排處理之例如縱行扭轉反交錯。 具體而言’縱行扭轉反交錯器55係藉由對於與圖22等所 示之記憶體31同樣地構成之反交錯用之記憶體，寫入 LDPC碼之碼位元並進一步讀出，以進行縱行扭轉反交 錯。 其中，於縱行扭轉反交錯器55，碼位元之寫入係將來自 記憶體31之碼位元之讀出時之讀出位址，作為寫入位址利 用，於反交錯用之記憶體之橫列方向進行。而且，碼位元 之讀出係將對記憶體31之碼位元之寫入時之寫入位址作 為讀出位址利用，於反交錯用之記憶鱧之縱行方向進行。 縱行扭轉反交錯之結果所獲得之LDPC碼係從縱行扭轉 反交錯器55供給至LDPC解碼部56。 於此，於從解映射部52供給至反交錯器53之ldpc碼， 同位交錯、縱行扭轉交錯及替換處理係以該順序施以但 於反交錯器53，僅進行對應於替換處理之反替換處理及對 應於縱行扭轉交錯之縱行扭轉反交錯，因此未進行對應於 同位交錯之同位反交錯（同位交錯之逆向處理），亦即未進 行使藉由同位交錯而變更排列之Ldpc碼之碼位元回到原 本排列之同位反交錯。 因此’從反交錯器53(之縱行扭轉反交錯器55)，對ldpc 解碼部56供給有已進行反替換處理及縱行扭轉反交錯且 133457.doc -52· 201010295 未進行同位反交錯之LDPC碼。 LDPC解碼部56係利用對於圖8之LDPC編碼部21用於 LDPC編碼之檢查矩陣Η ’至少進行相當於同位交錯之行置 換所獲得之轉換檢査矩陣，來進行來自反交錯器53之 LDPC碼之LDPC解碼，並將其結果所獲得之資料，作為對 象資料之解碼結果輸出。 圖3 0係說明圖29之接收裝置12所進行之接收處理之流程 圖。 正交解調部51係於步驟S111，接收來自發送裝置u之調 變信號’處理係前進至步驟S112，進行該調變信號之正交 解調。正交解調部51係將正交解調之結果所獲得之符元供 給至解映射部52，處理係從步驟S112前進至步驟S113。 於步驟S113 ’解映射部52係進行使來自正交解調部51之 符元成為LDPC碼之碼位元之解映射，並供給至反交錯器 53，處理係前進至步驟sii4。 於步驟S114，反交錯器53係進行來自解映射部52之 LDPC碼之瑪位元之反交錯，處理係前進至^115。 亦即’於步驟S114，於反交錯器53，多工器54係將來自 解映射部52之LDPC碼作為對象，進行反替換處理，並將 其結果所獲得之LDPC碼供給至縱行扭轉反交錯器55。 縱行扭轉反交錯器55係將來自多工器54之LDPC碼作為 對象’進行縱行扭轉反交錯’並將其結果所獲得之LDpC 碼供給至LDPC解碼部56。 於步驟S115 ’ LDPC解碼部56係利用對於圖8之LDPC編 133457.doc •53- 201010295 碼部21用於LDPC編碼之檢查矩陣Η，至少進行相當於同位 交錯之行置換所獲得之轉換檢查矩陣，來進行來自縱行扭 轉反父錯|§55之LDPC碼之LDPC解碼，並將其結果所獲得 之資料，作為對象資料之解碼結果輸出，處理終了。 此外，圖30之接收處理係重複進行。 而且’圖29亦與圖8之情況相同’為了便於說明，個別 地構成進行反替換處理之多工器54及進行縱行扭轉反交錯 之縱行扭轉反交錯器55,但多工器54與縱行扭轉反交錯器 55亦可一體地構成。 進一步而言，於圖8之發送裝置11不進行縱行扭轉交錯 之情況下’於圖29之接收裝置12無須設置縱行扭轉反交錯 器55 » 接著’進一步說明關於圖29之LDPC解碼部56所進行之 LDPC解碼。 於圖29之LDPC解碼部56，如上述，利用對於圖8之 LDPC編碼部21用於LDPC編瑪之檢查矩陣Η，至少進行相 當於同位交錯之行置換所獲得之轉換檢查矩陣，來進行來 自縱行扭轉反交錯器55之進行反替換處理及縱行扭轉反交 錯、且未進行同位反交錯之LDPC碼之LDPC解碼。 於此’一種LDPC解碼先已提案，其藉由利用轉換檢查 矩陣來進行LDPC解碼，可抑制電路規模，同時將動作頻 率壓低在充分可實現之範圍（參考例如日本特開2004-343170號公報）。 因此，首先參考圖31至圖34，來說明關於先被提案之利 133457.doc •54· 201010295 用轉換檢查矩陣之LDPC解碼。 圖3 1係表示碼長n為90、編瑪率為2/3之LDPC碼之檢查 矩陣Η之例。 此外’於圖31(於後述之圖32及圖33亦相同）以句點（.）來 表現0。 於圖31之檢查矩陣Η，同位矩陣成為階梯構造。 圖3 2係表示於圖31之檢查矩陣Η，施以式（8)之列置換及 式（9)之行置換所獲得之檢查矩陣η，。 列置換：6s+t+第1列—5t+s+第1列 …（8) 行置換：6x+y+第 61 行—5y+x+第 61 行 ...（9) 其中’於式（8)及（9)，s、t、X、y分別為〇$s<5、 0St<6、0Sx<5、〇$t<6之範圍之整數。 若根據式（8)之列置換，以下述情形進行置換：除以6餘 數為1之第1、7、13、19、25列分別置換為第1、2、3、 4、5列，除以6餘數為2之第2、8、14、20、26列分別置換 為第6、7、8、9、10列。 而且’若根據式（9)之行置換，對於第61行以後（同位矩 陣）’以下述情形進行置換：除以6餘數為1之第61、67、 73、79、85行分別置換為第61、62、63、64、65行，除以 6餘數為2之第62、68、74、80、86行分別置換為第66、 67 、 68 、 69 、 70行。 如此，對於圖31之檢查矩陣Η進行列與行之置換所獲得 之矩陣（matrix)為圖32之檢査矩陣Η1。
於此，即使進行檢查矩陣Η之列置換，仍不會影響LDPC 133457.doc 55· 201010295 碼之碼位元之排列。 而且，式之行置換係相當於將上述第K+qx+y+1個碼 位元交錯至第K+Py+X+1個碼位元之位置之同位交錯之分 別設資訊長K為60、循環構造之單位之行數？為5及同位長 M(於此為30)之約數q(=M/P)為6時之同位交錯。 若對於圖32之檢查矩陣（以下適宜地稱為置換檢查矩 - 陣）H，’乘以於圖31之檢查矩陣（以下適宜地稱為原本之檢 查矩陣）H之LDPC碼進行與式（9)同一置換後之矩陣，則輸 出〇向量。亦即，若於作為原本之檢查矩陣H2LDpc碼〇 ❹ 碼字）之列向量c，施以式（9)之行置換所獲得之列向量表示 作C，則從檢查矩陣之性質來看，HcT成為〇向量，因此 H'c'T亦當然成為〇向量。 根據以上，圖32之轉換檢查矩陣η，係於原本之檢查矩陣 Η之LDPC碼c，進行式（9)之行置換所獲得之£〇1>(：碼〇，之檢 查矩陣。 因此’於原本之檢查矩陣Η之LDPC碼c，進行式（9)之行 置換’利用圖32之轉換檢查矩陣Η，，將該行置換後之 © LDpC碼e’解碼（LDPC解碼），於該解碼結果施以式（9)之行 置換之反置換，藉此可獲得將原本之檢查矩陣Η之LDPC碼 ' 利用該檢查矩陣Η予以解碼之情況同樣之解碼結果。 圖33係表示以5χ5之矩陣為單位隔著間隔之圖32之轉換 檢查矩陣Η1。 於圖33 ’轉換檢查矩陣Η，係以下述矩陣之組合來表示： 5X5之單位矩陣；該單位矩陣之1之中有1個以上為〇之矩陣 133457.doc • 56 - 201010295 (以下適宜地稱為準單位矩陣）；單位矩陣或準單位矩陣經 循環移位（CyClic shift)之矩陣（以下適宜地稱為移位矩陣）； 單位矩陣、準單位矩陣或移位矩陣中之2以上之和（以下適 宜地稱為和矩陣）；及5x5之0矩陣。 圖33之轉換檢查矩陣H，可由5x5之單位矩陣、準單位矩 陣、移位矩陣、和矩陣及〇矩陣來構成。因此，構成轉換 檢查矩陣Η，之該等5x5之矩陣以下適宜地稱為構成矩陣。 於由Pxp之構成矩陣所表示之檢查矩陣所表示之LDPC碼 之解碼，可利用P個同時進行校驗節點運算及可變節點運 算之架構（architecture) 〇 圖34係表示進行該類解碼之解碼裝置之結構例之區塊 圖。 亦即，圖34係表示利用對於圖31之原本之檢查矩陣h， 至少進行式（9)之行置換所獲得之圖33之轉換檢查矩陣h，， 來進行LDPC碼之解碼之解碼裝置之結構例。 圖34之解碼裝置包含：由w@FIF〇 3〇〇1至3〇〇6所組成之 分枝資料儲存用記憶體300、選擇FIF〇 3〇〇1至3〇〇6之選擇 器301、校驗節點計算部3〇2、2個循環移位電路3〇3及 308、由18個FIFO 3041至304〗8所組成之分枝資料儲存用記 憶體304、選擇FIF0 3041至3〇418之選擇器3〇5、儲存接收 資訊之接收資料用記憶體306、可變節點計算部3〇7、解碼 字計算部309、接收資料重排部31〇及解碼資料重排部 311 〇 ° 首先，說明關於對分枝資料儲存用記憶體3〇〇及3〇4之資 133457.doc •57- 201010295 料儲存方法。 分枝資料儲存用記憶艎3〇〇係由將圖33之轉換檢查矩陣 H’之列數30，以構成矩陣之列數5除算後之數即6個FIF〇 300丨至3006所構成。FIFO 3〇〇y (y=1、2.....6)係由複數 #又數之記憶區域所組成’各段數之記憶區域可同時讀出或 寫入對應於構成矩陣之列數及行數之5個分枝之訊息。而 且，FIFO 300y2記憶區域之段數為圖33之轉換檢查矩陣 之列方向之1之數目（漢明權重）之最大數即9。 於FIFO 30(^ ’對應於圖33之轉換檢查矩陣H，之第！列至 第5列之1之位置之資料（來自可變節點之訊息Vi)係儲存為 各列均往橫向填塞之形式（以忽視〇之形式）。亦即，若將第 j列第i行表示作（j，i)，則於FIFO 30(^之第1段記憶區域， 儲存有對應於轉換檢查矩陣H，從（1，1)至（5, 5)之5x5之單位 矩陣之1之位置之資料。於第2段記憶區域，儲存有對應於 轉換檢查矩陣H’從（1，21)至（5，25)之移位矩陣（將5x5之單 位矩陣往右方僅循環移位3個後之移位矩陣）之1之位置之 資料。從第3至第8段記憶區域亦同樣與轉換檢查矩陣H,賦 予對應而儲存有資料。然後，第9段記憶區域，儲存有對 應於轉換檢查矩陣H’從（1，86)至（5，90)之移位矩陣（將5X5 之單位矩陣中之第1列之1置換為〇 ’並往左僅循環移位1個 後之移位矩陣）之1之位置之資料。 於FIFO 3 0〇2 ’儲存有對應於圖33之轉換檢查矩陣^，之 第6列至第10列之1之位置之資料。亦即，於FIF〇 3〇〇2之 第1段記憶區域，儲存有對應於構成轉換檢查矩陣H，從（6, 133457.doc -58- 201010295 U至Ο 〇，5)之和矩陣（將5x5之單位矩陣往右僅循環移位1個 之第1移位矩陣、與將單位矩陣往右僅循環移位2個之第2 移位矩陣之和之和矩陣）之第1移位矩陣之1之位置之資 料。而且，第2段記憶區域，儲存有對應於構成轉換檢查 矩陣Η從（6，1)至（1〇，5)之和矩陣之第2移位矩陣之1之位置 之資料。 亦即’關於權重為2以上之構成矩陣，以權重為1之ρχρ 之單位矩陣、其要素之1之中有1個以上為0之準單位矩 陣、或將單位矩陣或準單位矩陣予以循環移位後之移位矩 陣中複數個之和之形式表現該構成矩陣時，對應於該權重 為1之早位矩陣、準單位矩陣或移位矩陣之1之位置之資料 (對應於屬於單位矩陣、準單位矩陣或移位矩陣之分枝之 訊息）係儲存於同一位址（FIFO 30〇ι至3006中之同一 FIFO) 〇 以下’關於從第3至第9段記憶區域，亦與轉換檢查矩陣 H'賦予對應而儲存有資料。 FIFO 30〇3至30〇6亦同樣與轉換檢查矩陣兄賦予對應而儲 存有資料》 分枝資料儲存用記憶體304係由以構成矩陣之行數即5， 除以轉換檢查矩陣之行數90後之18個fif〇 3〇4ι至3〇4i8 所構成。FIFO 304x (x=l、2、…、18)係由複數段數之記 憶區域所組成，於各段之記憶區域可同時讀出或寫入對應 於轉換檢查矩陣H，之列數及行數之5個分枝之訊息。 於FIFO 304丨，對應於圖33之轉換檢查矩陣H，之第1列至 133457.doc -59· 201010295 第5列之1之位置之資料（來自校驗節點之訊息…係儲存為 各行均往縱向填塞之形式（以忽視〇之形式）。亦即於 FIFO 304〗之第1段記憶區域，儲存又對應於轉換檢查矩陣 Η從（1，1)至（5，5)之5x5之單位矩陣之1之位置之資料。於 第2段記憶區域，儲存有對應於構成轉換檢查矩陣η，從（匕 1)至（10，5)之和矩陣（將5χ5之單位矩陣往右僅循環移位1個 之第1移位矩陣、與將單位矩陣往右僅循環移位2個之第2 移位矩陣之和之和矩陣）之第1移位矩陣之1之位置之資 料。而且，第3段記憶區域，儲存有對應於構成轉換檢查 矩陣Η從（6，1)至（1〇，5)之和矩陣之第2移位矩陣之〗之位置 之資料。 亦即’關於權重為2以上之構成矩陣，以權重為1之ρχρ 之單位矩陣、其要素之1之中有1個以上為0之準單位矩 陣、或將單位矩陣或準單位矩陣予以循環移位後之移位矩 陣中複數個之和之形式表現該構成矩陣時，對應於該權重 為1之單位矩陣、準單位矩陣或移位矩陣之1之位置之資料 (對應於屬於單位矩陣、準單位矩陣或移位矩陣之分枝之 訊息）係儲存於同一位址（FIF〇儿七至3〇418中之同一 FIFO)。 以下，關於從第4及第5段記憶區域，亦與轉換檢查矩陣 H’賦予對應而儲存有資料。該FIFO 304l之記憶區域之段數 係轉換檢查矩陣H，從第1行至第5行之列方向之1之數目（漢 明權重）之最大數即5。 FIFO 3042及3043亦同樣與轉換檢查矩陣η，賦予對應而儲 133457.doc 201010295 存資料，分別之長度（段數）為5。FIFO 3044至304〗2亦同樣 與轉換檢查矩陣Ηι賦予對應而儲存資料，分別之長度為 3 FIF〇 3 04〗3至304〗8亦同樣與轉換檢查矩陣H'賦予對應 而儲存資料，分別之長度為2。 接著’說明關於圖34之解碼裝置之動作。 分枝資料儲存用記憶體300係由6個FIFO 300!至3006所组 成’按照從前段之循環移位電路308所供給之5個訊息D311 屬於轉換檢查矩陣H，之何列之資訊（Matrix資料）D312，從 FIFO 30〇1至3〇〇6中選擇儲存資料之fif〇,將5個訊息d311 一併順序地儲存於選擇之FIF〇。而且，分枝資料儲存用記 憶體300係於讀出資料時，從FIF〇 3〇〇1順序地讀出5個訊 息D300〗，並供給至次段之選擇器3〇1。分枝資料儲存用記 憶體300係於來自FIF〇 3〇〇1之訊息之讀出終了後，從FIF〇 30〇2至30〇6亦順序地讀出訊息，並供給至選擇器3(H。 選擇器301係按照選擇信號D301，選擇來自FIFO 3001至 3〇〇6中現在被讀出資料之FIFO之5個訊息，並作為訊息 D302供給至校驗節點計算部3〇2。 校驗節點計算部302係由5個校驗節點計算部302,至3025 所組成’利用透過選擇器3〇1所供給之訊息〇2 (D3 02 !至 D3025)(式（7)之訊息Vi) ’按照式（7)進行校驗節點運算，並 將該校驗卽點運算之結果所獲得之5個訊息D303 (D303丨至 D3035)(式（7)之訊息％)供給至循環移位電路3〇3。 循環移位電路303係將校驗節點計算部3 〇2所求出之5個 訊息〇303丨至D3035，以對應之分枝在轉換檢查矩陣H，循環 133457.doc • 61 - 201010295 移位幾個原本之單位矩陣之資訊（Matrix資料）D3〇5為基礎 予以循環移位，將其結果作為訊息D304而供給至分枝資料 儲存用記憶體304。 分枝資料儲存用記憶體304係由18個FIFO 304〗至30418所 組成’按照從前段之循環移位電路303所供給之5個訊息 D304屬於轉換檢査矩陣H，之何列之資訊D305，從FIFO 3041至304i8中選擇儲存資料之FIFO，將5個訊息D304—併 順序地儲存於選擇之FIF〇。而且，分枝資料儲存用記憶體 304係於讀出資料時’從FIF〇 3〇4ι順序地讀出5個訊息 D3 06! ’並供給至次段之選擇器3〇5。分枝資料儲存用記憶 體304係於來自FIF〇 3〇4ι之資料之讀出終了後，從fif〇 3042至304u亦順序地讀出訊息，並供給至選擇器3〇5。 選擇器305係按照選擇信號D307，選擇來自FIFO 3041至 3〇4u中現在被讀出資料之fIF0之5個訊息，並作為訊息 D308供給至可變節點計算部3〇7及解碼字計算部3〇9。
另一方面’接收資料重排部310係將透過通訊道所接收 之LDPC碼D313，藉由進行式（9)之行置換來重排，並作為 接故資料D314而供給至接收資料用記憶體3〇6。接收資料 用s己憶體306係從供給自接收資料重排部31〇之接收資料 D3 1 4 ’計算並記憶接收LLR(對數概度比），將該接收LLR 每5個一併作為接收值D309而供給至可變節點計算部3〇7及 解碼字計算部309。
可變節點計算部307係由5個可變節點計算器3〇7,至3075 所組成’利用透過選擇器305所供給之訊息D308 (D308iS 133457.doc -62- 201010295 D308s)(式（1)之訊息Uj)及從接收資料用記憶體3〇6所供給之 5個接收值D309(式（1)之接收值…^，按照式（1)進行可變節 點運算’將其運算之結果所獲得之訊息D31〇 (1)31〇1至 D3 1 〇5)(式（1)之訊息Vi)供給至循環移位電路3〇8。 循環移位電路308係將可變節點計算部3〇7所計算之訊息 〇3101至〇31〇5，以對應之分枝在轉換檢查矩陣；9：，循環移位 幾個原本之單位矩陣之資訊為基礎予以循環移位，將其結 果作為訊息D3 11而供給至分枝資料儲存用記憶體3〇〇。 藉由將以上動作巡迴1次，可進行LDPc碼之丨次解碼。 圖34之解碼裝置係僅以特定次數將ldpc碼解碼後，於解 碼字計算部309及解碼資料重排部311，求出最終之解碼結 果並輸出。 亦即，解碼字計算部309係由5個解碼字計算器3〇9ι至 3〇95所組成’利用選擇器3〇5所輸出之5個訊息D3〇8 (D3〇8i 至D308s)(式（5)之訊息Uj)及從接收資料用記憶體3〇6所供給 之5個接收值D309(式（5)之接收值…丨），作為複數次解碼之 最終段，根據式（5)計算解碼結果（解碼字），將其結果所獲 得之解碼資料D3 15供給至解碼資料重排部311。 解碼資料重排部311係藉由將供給自解碼字計算部3〇9之 解碼資料D315作為對象，進行式（9)之行置換之反置換， 以重排其順序，並作為最終之解碼結果D3丨6而輸出。 如以上，藉由對於檢查矩陣（原本之檢查矩陣）施以列置 換及行置換中之一方或雙方，轉換為能以ρχρ之單位矩 陣、其要素之1之中有1個以上為0之準單位矩陣、將單位 133457.doc • 63 - 201010295 矩陣或準單位矩陣予以循環移位後之移位矩陣' 單位矩 陣、準單位矩陣或移位矩陣之複數個之和之和矩陣、ρχρ 之〇矩陣之組合，亦即能以構成矩陣之組合來表示之檢查 矩陣（轉換檢查矩陣），可將LDPC碼之解碼採用同時進行ρ 個校驗節點運算及可變節點運算之架構（arehitecture)，藉 此，同時進行ρ個節點運算，可將動作頻率壓低在可實現 之範圍，進行許多重複解碼。 構成圖29之接收裝置12iLDpc解碼部％係與圖34之解 碼裝置相同，藉由同時進行P個校驗節點運算及可變節點 運算，以進行LDPC解碼。 亦即，現在若為了簡化說明，將構成圖8之發送裝置u 之LDPC編碼部21所輸出之LDpc碼之檢查矩陣設作例如圖 31所示之同位矩陣成為階梯構造之檢查矩陣h，則於發送 裝置u之同位交錯器23 ’將第K+qx+y+w碼位元交錯至 第K+Py+X+1個碼位元之位置之同位交錯係分別將資訊長〖 設作60、循，衷構造之單位之行數?設作5、同位長m之約數 q (=M/P)設作6而進行。 由於該同位交錯係如上述相當於式（9)之行置換’因此 於LDPC解碼部56無須進行式（9)之行置換。 0 & ’ & ® 接收裝置12 ’如上述從縱行扭轉反交錯 器55對於LDPC解竭部56，供給有未進行同位交錯之[肌 碼’亦即供給有已進行式⑼之行置換之狀態下之LDpc 碼’於LDPC解碼部56，除未進行式（9)之行置換以外，與 圖34之解碼裝置均進行同樣之處理。 133457.doc -64 - 201010295 亦即，圖35係表示圖29之LDPC解碼部56之結構例。 於圖35，LDPC解碼部56係除未設有圖34之接收資料重 排部310以外’與圖34之解碼裝置均同樣地構成，除未進 行式（9)之行置換以外，與圖34之解碼裝置均進行同樣之處 ： 理’因此省略其說明。 . 如以上，由於LDPC解碼部56不設置接收資料重排部31〇 即可構成’因此可較圖34之解碼裝置刪減規模。 ❹ 此外’於圖31至圖35，為了簡化說明，分別將LDPC碼 之碼長N設作90、資訊長κ設作60、循環構造之單位之行 數（構成矩陣之列數及行數）p設作5、同位長Μ之約數q (=M/P)設作6 ’但碼長n、資訊長κ、循環構造之單位之行 數Ρ及約數q (=Μ/Ρ)之各個不限定於上述值。 亦即’於圖8之發送裝置η，LDPC編碼部21係輸出例如 分別而言碼長N設作64800、資訊長K設作N-Pq (=N-M)、 循環構造之單位之行數P設作360、約數q設作Μ/P之LDPC ❹ 碼’但於圖35之LDPC解碼部56將該類LDPC碼作為對象， 同時進行P個校驗節點運算及可變節點運算，藉此進行 LDPC解碼之情況下亦可適用。 然而，於發送裝置11(圖8)，在同位交錯器23進行同位交 錯之情況下’解多工器25採用圖16D所示之第3替換方式 時’ AWGN通訊道之性能可能劣化。 亦即’於第3替換方式進行週期地變更置換碼位元之 位置之替換描4 m 、供式’置換於記憶體31(圖16)之橫列方向所讀 出之2位元以上之碼位元之位置之替換處理。 133457.doc •65· 201010295 具體而S，例如於調變方式為64QAM之情況下，第3替 方式係如圖16D所示，作為替換碼位元之位置之替換模 弋而利用與s己憶體31之縱行數相同之6種類（亦與1符元之 位7G數相等）’順序地選擇該6種類之替換模式，亦即如同 針對第1符元利用6種類之替換模式中之第丨種類，針對第之 符几利用第2種類.....針對第6符元利用第6種類，針對 第7符70再度利用第1種類，一面以1符元之週期變更替換 模式’ 一面進行替換處理。 若根據該第3替換方式之替換處理，LDpc碼之對錯誤弱 勢之碼位元（參考關於圖丨丨之說明）即同位位元被分散分配 正交調變之符元之強勢位元及弱勢位元（參考關於圖η 至圖15之說明），其結果，比較起未進行第3替換方式之替 換處理之情況，可更提升在AWGN通訊道之性能。 於此，具體地說明第3替換方式之替換處理之内容前， 利用圖36來說明未進行第3替換方式之替換處理之情況下 在解多工器25(圖8)所進行之處理。此外，於該圖，由於說 明未進行替換處理之情況，因此省略替換部32(圖丨6)之圖 〇 此外’於圖36、進而於後述之圖37至圖39，為了簡化說 明’不考慮關於縱行扭轉交錯。 而且’於圖36及圖37,不考慮關於同位交錯。 圖3 6A係針對64QAM表示未進行第3替換方式之替換處 理之情況下之記憶體31(圖16)之結構例。 如圖16所說明’記憶體31係含有與64 Q AM之1符元之位 B3457.doc •66· 201010295 元數m (=6)相等之6個 调縱仃，並含有縱行方向χ 释叫㈣）位元之記憶容量。 横歹1方向為 此外 為54 ，於圖36Α，為τ鸽儿崎ηο 馮了簡化說明，將LDPC碼之碼長坟設 碼位元#1 .....#54係於記憶體31之 於橫列方向以ό位元單位讀出。
於記憶體3 1 縱行方向寫入 與圖16之情況相同，若將於記憶體31之橫列方向讀出之 6位凡之碼位元’從最高位位元依序表轉bQ、bl、b2、 b3、b4、b5，則間u所說明之行權重之關係位於位元 bo之方向之碼位元係成為對錯誤強勢之碼位元⑽。叫位 於位7L bs之方向之碼位元係成為對錯誤弱勢之碼位元 (weak) ° 另一方面，若將64QAM之1符元所表示之6位元，從最高 位位元依序表㈣y。、h、y2、y3、y4、力，則於如圖乂未 進行替換處理之情況下，於記憶體3丨之橫列方向讀出之6 位元之碼位元bQ、b丨、b2、b3、b4、b5分別分配給64qam 之符元之位元y。、y 1、y2、y3、y4、y5。 因此，LDPC瑪之對錯誤弱勢之碼位元（例如於圖36八附 有斜線之碼位元）分配給64QAM之符元之弱勢位元，於 AWGN通訊道之性能劣化。 亦即’圖36B係表示同位矩陣成為階梯構造之檢查矩陣 中之同位矩陣之Tanner圖。 於成為階梯構造之同位矩陣之Tanner圖，利用LDPC碼 之對應於同位矩陣之值為1之要素之行之鄰接碼位元（同位 133457.doc -67- 201010295 位元）來求出訊息之可變節點，係相連於同一校驗節點。 述鄰接之同位位几係位於在記憶體3 i之橫列方向讀出 之6位兀之碼位兀b。至bs中對錯誤弱勢之碼位元卜之方向， 由於該類對錯誤弱勢之碼位元即同位位元全部分配給 64QAM之符το之弱勢位元，從而於awgn通訊道之性能劣 化。 特別若相連於同一校驗節點之階梯構造之同錢陣之對 應^各列鄰接之1之2個同位位元（利用其來求出訊息之可 變節點)同時成為錯誤，則如上述，由於校驗節點將值。之 概率與1之概率為等概率之訊息送回相連於該校驗節點之 可變節點，因此解碼特性劣化。 因此，如利用圖37於以下所說明，於第3替換方式，以 從記憶體31於橫列方向讀出之6位元之碼位元^至匕中對錯 誤弱勢之碼位元，分散分配給64QAM之1符元之6位元y〇至 ys中之強勢位元及弱勢位元之各個之方式，藉由替換部 32(圖16)進行替換從記憶體31於橫列方向讀出之6位元之碼 位元b。至t>5之位置之替換處理。 亦即，於第3替換方式，如圖丨6D所示，作為替換碼位元 之位置之替換模式而採用與記憶體31之縱行數相同之6種 類，一面以1符元之週期變更替換模式，一面進行替換處 理。 於此，藉由第3替換方式之替換處理在實裝上可僅以對 於記憶鱧31之碼位元之讀寫來進行。總言之，於圖16，考 慮到說明之理解容易度’將進行替換處理之替換部32與記 133457.doc -68- 201010295 憶體3 1作為個別之結構來圖示，但在實裝上，可於記憶體 31實現替換部32。亦即，藉由替換部32所進行之替換處理 可藉由適宜地調整對於記憶體31之碼位元之讀寫規則來實 現。因此’於後續之圖37至圖39，替換部32係於記憶體3 j 實現。 參考圖3 7來說明僅以對於記憶體3丨之碼位元之讀寫所進 行之藉由第3替換方式之替換處理。
圖37A係說明僅以對於記憶體31之碼位元之讀寫進行藉 由第3替換方式之替換處理之情況下之對於記憶體^之碼 位元之讀寫。 於此，如圖36A，對於記憶體31，於縱行方向寫入碼位 元，其後於橫列方向讀出之處理亦稱為單純交錯。然後， 圖37A由於進行藉由第3替換方式之替換處理，因此記憶體 31之狀態係與僅是單純交錯之情況不同。 於解多工器25(圖8)僅進行單純交錯而未進行替換處理 之情況下，如圖36所說明，於記憶鱧31之橫列方向讀出之 6位元之碼位认、bl、b2、b3、w、匕分別分配給叫趟 之符元之位元yQ、yim、y”亦即，LDPC碼之 對錯誤弱勢之碼位元分配給64qam之符元之弱勢位元。其 結果，由於在AWGN通訊道之性能劣化，因此為了防止（減 低）該劣化，必須進行替換處理。 僅以對於記憶體3 1之碼位元之讀宜奸 寫進行藉由第3替換方 式之替換處理之情況下，於記憶體3 k镀3丨，如圖37A以點線所 不，LDPC碼之碼位元係於傾斜方向寫入。 133457.doc •69- 201010295 亦即’最初之碼位元# 1係於（左起）第1縱行之位址為〇之 位置（最上面之位置））寫入，接著之碼位元#2係於第2縱行 之位址為1之位置寫入，以下同樣地，碼位元#6係於第 6(最右）縱行之位址為5之位置寫入。 其後，接著之碼位元#7係於第1縱行之位址為6之位置寫 入’以下同樣地寫入碼位元以後。 亦即，碼位元之寫入係一面將進行寫入之對象縱行，就 碼位το之1位元逐一各挪移1個，且進行寫入之對象位址亦 就碼位元之1位元逐一各挪移丨個而一面進行。 於此，如以上，一面挪移進行寫入之對象縱行一面進行 之寫入係稱為扭轉寫入。 而且，於扭轉寫入，於某縱行進行碼位元之寫入之週 期’亦即於某縱行寫人碼位元後到再度於該縱行寫入碼位 凡之期間進行寫人之碼位元之數目，稱為扭轉週期。 如第3替換方式，將進行寫入之對象縱行就碼位元之丄位 :逐一各挪移1個之情況下，扭轉週期係與記憶趙31之縱 仃數相等。因1^ ’於圖37 ’扭轉週期為記憶體31之縱行數 若對於記憶體31之碼位元(1碼字之碼位元)之寫入% 了，則從記憶體31進行碼位元之讀出。 、、 從之讀出係以記憶體31之橫列方向之6位元單位， 從縱仃之上朝向下進行。 平诅 況t以：，扭轉週期為與記憶體31之縱行數相等之6之f , 愧體31之各列（橫列方向）依次讀出之6位元^ 133457.doc 201010295 之^元係—面以1符元之週期變更圖㈣所示之6種類之 替換模式，一面進行按照該替換模式之以單純交錯後之6 位元之碼位元作為對象之替換處理而獲得。 於此’將複數替換模式作為對象而變更用於替換處理之 替換模式之週期，係稱為變更週期。於此’如圖16’解多 工器25表不作為進行單純交錯之記憶體31及進行替換處理 之替換部32之情況時’變更週期係表示變更替換部之替 換模式之週期。 如上述，於將進行寫入之對象縱行就碼位元之1位元逐 -各挪移1個之扭轉寫入中，變更週期為!符元。此外於 將進行寫入之對象縱行就碼位元之每z位元挪移1個之扭轉 寫入中’變更週期為z符元。 而且，扭轉週期係與變更週期和記憶體31之縱行數之積 相等。 圖37B係表示同位矩陣成為階梯構造之檢查矩陣中之同 位矩陣之Tanner圖，亦即與圖36B同樣之仏灿以圖。 如圖36B所說明，於成為階梯構造之同位矩陣之Tanner 圖，利用LDPC碼之對應於同位矩陣之值為丨之要素之行 (同位矩陣之各列之排列有1之鄰接2行）之鄰接碼位元（同位 位元）來求出訊息之可變節點，係相連於同一校驗節點。 於單純交錯中，上述鄰接之同位位元（以下適宜地稱為 階梯構造之鄰接同位位元）、亦即對錯誤弱勢之碼位元係 全部如圖36A所示，於構成記憶體31之6個縱行中之第6縱 行等特疋縱行集中寫入，結果分.配給64QAM之符元之弱勢 133457.doc -71 - 201010295 位元，於AWGN通訊道之性能劣化。 相對於此，若根據藉由圖37A之第3替換方式之替換處 理，LDPC碼之對錯誤弱勢之碼位元（例如於圖37A附有斜 線之碼位元）係藉由扭轉寫入，於構成記憶體3 1之6個縱行 之各個譬如分散寫入，結果對錯誤弱勢之碼位元係分散分 配給64QAM之符元之強勢位元及弱勢位元之各個，可防止 在AWGN通訊道之性能劣化。 然而，於發送裝置11(圖8)，解多工器25係將在同位交錯 器23同位交錯後之LDPC碼作為對象來進行替換處理。 於同位交錯後之LDPC碼，階梯構造之鄰接同位位元彼 此係如圖20所說明，僅相隔檢查矩陣之循環構造之單位之 行數P，亦即例如就DVB-S.2之規格所規定之LDPC碼而言 僅相隔360位元。 然後，該循環構造之單位之行數P，亦即於此即360係成 為第3替換方式之扭轉寫入之扭轉週期之倍數，因此階梯 構造之鄰接同位位元、亦即2個弱勢位元係連續分配給符 元之弱勢位元。 亦即，如上述，於圖37(替換模式之變更週期為1)所示 之第3替換方式中，扭轉週期係與記憶體3 1之縱行數相 等，因此與調變方式之信號點所表示之符元之位元數相 等。 例如關於1 6QAM，符元之位元數為4位元，而且例如關 於64QAM，符元之位元數為6位元，進一步例如關於 25 6QAM，符元之位元數為8位元，符元之位元數全都為 133457.doc •72- 201010295 3 60之約數，因此扭轉週期亦為360之約數。 該情況下，若將同位交錯後之LDPC碼作為對象而進行 藉由圖37之第3替換方式之替換處理，則如圖38所示，階 梯構造之鄰接同位位元（弱勢位元）連續分配給符元之弱勢 位元，於AWGN通訊道之性能劣化。 亦即，圖38A係針對64QAM，說明將同位交錯後之 LDPC碼作為對象之利用藉由圖37之第3替換方式之替換處 理所進行之扭轉寫入之圖。 於圖38A，碼位元#46及#47或碼位元#47及#48等附有斜 線之2個碼位元雖為階梯構造之鄰接同位位元，但由於該 鄰接同位位元彼此之間隔即360位元為64QAM之扭轉週期 即6之倍數（6為360之約數），因此藉由扭轉寫入，鄰接同位 位元係於構成記憶體3 1之6個縱行中之第6縱行等特定縱行 集中寫入。 圖3 8B係表示同位矩陣成為階梯構造之檢查矩陣中之同 位矩陣之Tanner圖，亦即與圖36B同樣之Tanner圖。 如圖36B所說明，於成為階梯構造之同位矩陣之Tanner 圖，LDPC碼之對應於階梯構造之鄰接同位位元（碼位元 #46及#47或碼位元#47及#48等附有斜線之2個碼位元）之可 變節點係相連接於同一校驗節點。 於將同位交錯後之LDPC碼作為對象所進行之藉由圖37 之第3替換方式之替換處理中，如圖38A所說明，階梯構造 之鄰接同位位元（對錯誤弱勢之位元）係於構成記憶體3 1之6 個縱行中之第6縱行等特定縱行集中寫入，結果階梯構造 133457.doc -73- 201010295 之鄰接同位位元分配給64QAM之符元之弱勢位元，於 AWGN通訊道之性能劣化。 亦即，如圖38B所示，對應於階梯構造之鄰接同位位元 之例如碼位元（同位位元）# 4 6及# 4 7之可變節點係相連於同 一校驗節點，該碼位元#46及#47中之碼位元#46係分配給 64QAM之某符元之弱勢位元，接續於該碼位元#4ό之碼位 元#47亦分配給其他符元之弱勢位元。 ·· 總言之，構成同位矩陣之階梯構造之對應於鄰接 同位位元#46及#47(進而分別對應於丁anner圖上鄰接之2個 0 可變節點之同位位元）係連績分配給符元之弱勢位元。 其結果，於AWGN通訊道之性能劣化。 如以上之性能劣化係於編碼率低之情況，亦即於同位位 7L在1碼字所佔之比率多之情況下顯著地出現。 因此於發送裝置11(圖8)進行同位交錯之情況下，作為 替換處理採用第3替換方式之替換處理時，不採用圖37之 替換處理，可採用改善（m〇dify :修改）替換處理之改善替 換方式之替換處理。 ❹ 圖39係說明改善替換方式之替換處理之圖。 於改善替換方式之替換處理，替換成為〗符元之碼位元、 (於。己It體3 1之橫列方向讀出之碼位元）之位置，以使階梯 構k之鄰接同位位兀不會連續分配給符元之弱勢位元。 具體而s，於圖37之替換方式將替換模式之變更週期 設為1符元而進行替換處理，但於改善替換方式，將替換 模式之變更週期設為與同位位元之位元⑽七錢以外之 133457.doc -74· 201010295 ^數十之〗個约數P為互f關係之符元數e，亦即於此設為 敕檢查矩陣之循環構造之單位之行數”為互質關係之 整數值c，即例如7個符元，並進行替換處理。 一面以1符 一面進行替 例如若舉64QAM為例，於圖37之替換方戈 元之週期變更圖16D所示之6種類之替換模式 換處理。
另-方面，於改善替換模式，一面以例如7符元之週期 變更圖㈣所示之6種類之替換模式，一面進行替換處理。 亦即，於改善替換模式，按照圖16D所示之6種類之替換 模式中之^種類之替換模式，進行7符元份之碼位元（於 記憶體31之橫列方向所讀出之7列（歸：橫列）份之碼位元） 之替換處理，其後按照第2種類之替換模式，進行接著之7 符元份之碼位元之替換處理。 之後，同樣地分別按照第3至6種類之替換模式，進行各 7符元份之碼位元之替換處理，其後再度按照第丨種類之替 換模式，進行7符元份之碼位元之替換處理。 圖39A係說明僅以對於記憶體31之碼位元之讀寫來進行 如以上之改善替換方式之替換處理之情況下之扭轉寫入之 圖。 於圖37之替換方式，將變更週期設為1符元(記憶體31之 1列）而進行扭轉寫入，但於改善替換模式，如圖39A所 不，將變更週期如圖中附以陰影所示設為7符元（記憶體3 J 之7列）而進行扭轉寫入。亦即，重複如下：於某縱行寫入 7位元之碼位元，其後對接著之縱行進行7位元之碼位元之 133457.doc •75· 201010295 寫入。 於此，於扭轉寫入中，由於在記憶體3 1之某縱行進行碼 位元之寫入之扭轉週期係如上述，與變更週期和記憶體3 1 之縱行數之積相等，因此就64QAM而言成為7符元χ6縱 行=42 ° 圖39B係表示藉由以改善替換方式之替換處理所進行之 扭轉寫入而寫入有碼位元之狀態之記憶體31。 若根據藉由改善替換方式之替換處理，LDPC碼之對錯 誤弱勢之碼位元（例如於圖39B附有斜線之碼位元）、亦即 例如階梯構造之鄰接同位位元（進而分別對應於Tanner圖上 鄰接之2個可變節點之同位位元）係藉由將7符元作為變更 週期之扭轉寫入，來寫入於記憶體3 1之其他縱行。 圖39C係表示同位矩陣成為階梯構造之檢查矩陣中之同 位矩陣之Tanner圖，亦即與圖36B同樣之Tanner圖。 若根據藉由改善替換方式之替換處理，階梯構造之鄰接 同位位元、進而對應於圖39C之Tanner圖上鄰接之可變節 點之同位位元，係藉由將7符元作為變更週期之扭轉寫 入，如圖39B所示寫入於記憶體31之其他縱行。其結果， 如圖39C所示，階梯構造之鄰接同位位元不會連續分配給 符元之弱勢位元，亦即LDPC碼之弱勢位元分散分配給符 元之強勢位元（strong)與弱勢位元（weak)，可防止在AWGN 通訊道之性能劣化。
此外，於圖36至圖39，作為調變方式係採用64QAM，但 改善替換方式係除了 64QAM以外，亦可適用於例如QPSK 133457.doc -76- 201010295 或 16QAM、256QAM等。 而且，於改善替換方式，扭轉寫入之變更週期、亦即用 於替換處理之替換模式之變更週期可採用與檢查矩陣之循 環構造之單位之行數P為互質關係之任意整數值c，不限定 於上述之7符元。 進一步而言，改善替換方式亦可適用於DVB_S2之規格 所規定之LDPC碼以外之LDPC碼。 接著，上述一連串處理係藉由硬逋進行，或藉由軟體進 行均可。藉由軟體進行-連串處理之情況時，構成該軟體 之程式安裝於泛用電腦等。 因此’圖40係表示安裝有執行上述一連串處理之程式之 電腦之一實施型態之結構例。 程式可事先記錄於内建在電腦之作為記錄媒體之硬碟 405 或 ROM403 » 或者，程式可預先暫時或永久地儲存（記錄）於軟碟、 CD-ROM (Compact Disc Read 〇nly Mem〇ry :微型碟片唯 讀記憶體）、MO (Magneto 0ptical :磁光）碟片、DVD (Digital Versatile Disc :數位多功能碟片）、磁性碟片半 導體》己隐體等可移式記憶媒體411。肖類可移式記錄媒體 411可作為所謂套裝軟體來提供。 此外，程式係除了從如上述之可移式記錄媒體411安裝 至電腦以夕卜’可從下載頁面，經由數位衛星播放用之人工 衛星’以無線傳輸至電腦，經由LAN (L〇cal Area Network :區域網路）、網際網路之網路以有線傳輸至電 133457.doc -77· 201010295 腦，於電腦，以通訊部408接收如此傳輸而來之程式，並 安裝於内建之硬碟405。 電腦内建有CPU (Central Processing Unit :中央處理單 元）402。於CPU402，經由匯流排401連接有輸出入介面 410，若經由輸出入介面410，並由使用者將鍵盤或滑鼠、 微音器等所構成之輸入部407予以操作等，以輸入指令， 則CPU402係按照其而執行儲存於ROM (Read Only Memory :唯讀記憶體）403之程式。或者，CPU402係將儲 存於硬碟405之程式、從衛星或網路傳輸並以通訊部408接 收而安裝於硬碟405之程式、或從裝載於磁碟機409之可移 式記錄媒體411讀出並安裝於硬碟405之程式，載入RAM (Random Access Memory :隨機存取記憶體）404而執行。 藉此，CPU402係進行按照上述流程圖之處理、或進行藉 由上述區塊圖之結構所進行之處理。然後，CPU402係因 應必要，將其處理結果經由例如輸出入介面410，從以 LCD (Liquid Crystal Display:液晶顯示器）或揚聲器等所 構成之輸出部406輸出，或者從通訊部408發送，並進一步 使其記錄於硬碟405等。 於此，本說明書中記述用以使電腦進行各種處理之程式 之處理步驟，未必要按照作為流程圖所記載之順序而循時 間序列予以處理，其亦包含並列或個別地執行之處理（例 如並列處理或依物件之處理）。 而且，程式係藉由1台電腦處理或藉由複數台電腦予以 分散處理均可。進一步而言，程式亦可傳輸至遠方之電腦 133457.doc -78- 201010295 而執行。 此外’本發明之實施型態不限定於上述實施型態，於不 脫離本發明之要旨之範圍内可予以各種變更。 亦即’於本實施型態，將DVB-S.2所規定之LDPC碼作為 對象’進行同位交錯或作為重排處理之縱行扭轉交錯；但 若同位矩陣成為階梯構造’則同位交錯可適用於資訊矩陣 未成為循環構造之檢查矩陣之LDPC碼；作為重排處理之 縱行扭轉交錯亦可適用於例如至少藉由行置換而成為擬似 循環構造之檢查矩陣之LDPC碼、或檢查矩陣全體成為循 環構造之QC(Quasi-Cyclic:類循環）-LDPC碼等。 亦即，作為同位交錯之對象之LDPC碼之檢查矩陣係其 同位矩陣成為階梯構造即可，資訊矩陣無須成為循環構 造。 而且，作為重排處理之縱行扭轉交錯之對象之LDPC碼 之檢查矩陣未特別限定構造。 此外’重排處理若能以對應於位在檢查矩陣之任意1列 之1之複數碼位元不含於同一符元之方式，來重排1^01>(：碼 之碼位元即可’能以縱行扭轉交錯以外之方法進行。亦 即，重排處理可不利用於縱行方向及橫列方向記憶資料之 記憶體31，而利用例如僅於丨方向記憶資料之記憶體，藉 由控制寫入位址及讀出位址來進行。 接著，進一步說明關於藉由發送裝置丨丨之LDpc編碼部 21所進行之LDPC編碼之處理。 例如於DVB-S.2之規格，規定有648〇〇位元及162〇〇位元 133457.doc -79- 201010295 之2種碼長N之LDPC碼。 然後，關於碼長N為64800位元之LDPC碼，規定有11個 編碼率 1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9 及9/10，關於碼長N為16200位元之LDPC碼，規定有10個 編碼率 1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6 及 8/9。 LDPC編碼部21係按照依每碼長N及每編碼率所準備之檢 查矩陣Η，藉由該類碼長N為64800位元或16200位元之各 編碼率之LDPC碼進行編碼（失誤訂正編碼）。 亦即，LDPC編碼部21係依每碼長N及每編碼率，記憶用 以生成檢查矩陣Η之後述之檢查矩陣初始值表。 於此，於DVB-S.2之規格，如上述規定有64800位元及 16200位元之2種碼長Ν之LDPC碼，分別關於碼長Ν為 64800位元之LDPC碼規定有11個編碼率，關於碼長N為 16200位元之LDPC碼規定有10個編碼率。 因此，發送裝置11依據DVB-S.2之規格進行處理之情況 時，於LDPC編碼部21記憶有關於碼長N為64800位元之 LDPC碼之分別對應於11個編碼率之檢查矩陣初始值表、 及關於碼長N為16200位元之LDPC碼之分別對應於10個編 碼率之檢查矩陣初始值表。 LDPC編碼部21係因應例如操作者之操作等，來設定 LDPC碼之碼長N及編碼率r。於此，以下適宜地將LDPC編 碼部21所設定之碼長N及編碼率r，分別亦稱為設定碼長N 及設定編碼率r。 133457.doc -80- 201010295 LDPC編碼部21係根據對應於設定碼長N及設定編碼率『 之檢查矩陣初始值表，將因應設定碼長Ν及設定編碼率^之 資訊長K (=Nr=碼長Ν-同位長μ)之資訊矩陣'之1之要 素，以每360行（循環構造之單位之行數p)之週期配置於行 方向，生成檢查矩陣Η。 然後，LDPC編碼部2 1係從供給至發送裝置丨丨之圖像資 料或聲音資料等作為發送對象之對象資料，擷取資訊長κ 份之資訊位元。進一步而言，LDPC編碼部21係根據檢查 矩陣· Η，鼻出對於資訊位元之同位位元，生成1碼長份之碼 字（LDPC碼）。 亦即，LDPC編碼部21係依次運算符合下式之碼字c之同 位位元。
HcT=0 於此，上式中，c表示作為碼字（LDPC碼）之列向量，ct 表示列向量c之轉置。 作為LDPC碼（1碼字）之列向量e中，以列向量a表示資訊 位元之部分’並且以列向量T表示同位位元之部分之情況 下’列向量c可藉由作為資訊位元之列向量A及作為同位位 元之列向量T，並以式C=[A|T]來表示。 而且’檢查矩陣Η可藉由LDPC碼之碼位元中對應於資訊 位元之部分之 > 訊矩陣Ha、及對應於同位位元之同位矩陣 Ητ，來表示為式h=[Ha|Ht](資訊矩陣HA之要素設為左側要 素’同位矩陣Ητ之要素設為右側要素之矩陣）。 進一步而言’例如於DVB-S.2之規格，檢查矩陣 133457.doc -81 - 201010295 H=[HA|HT]之同位矩陣Ητ成為階梯構造。 檢查矩陣Η及作為LDPC碼之列向量c=[A|T]必須符合式 HcT=0，作為構成符合該式HcT=0之列向量c = [A|T]之同位 位元之列向量T可藉由於檢查矩陣H=[HA|HT]之同位矩陣HT 成為階梯構造之情況下，從式HcT=0之行向量HcT之第1列 之要素，依序使各列之要素成為〇而可逐次地求出。 LDPC編碼部21若對於資訊位元A求出同位位元T，貝|J將 藉由該資訊位元A及同位位元T所表示之碼字c=[A|T]作為 資訊位元A之LDPC編碼結果而輸出。 如以上，LDPC編碼部2 1係記憶有各碼長N及對應於各編 碼率r之檢查矩陣初始值表，該設定碼長N之設定編碼率r 之LDPC編碼利用從該設定碼長N及對應於設定編碼率r之 檢查矩陣初始值表所生成之檢查矩陣Η來進行。 檢查矩陣初始值表係將檢查矩陣Η之對應於LDPC碼（藉 由檢查矩陣Η所定義之LDPC碼）之碼長N及編碼率r之資訊 長K之資訊矩陣Ha之1之要素之位置，以每360行（循環構造 之單位之行數P)表示之表，依各碼長N及各編碼率r之檢查 矩陣Η逐一事先編製。 圖41至圖86係表示包含DVB-S.2之規格所規定之檢查矩 陣初始值表之用以生成各種檢查矩陣Η之檢查矩陣初始值 表。 亦即，圖41係表示DVB-S.2之規格所規定之對於碼長Ν 為16200位元之編碼率r為2/3之檢查矩陣Η之檢查矩陣初始 值表。 133457.doc -82 - 201010295 圖42至圖44係表示DVB-S.2之規格所規定之對於碼長N 為64800位元之編碼率r為2/3之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖43係接續於圖42之圖，圖44係接續於圖43之 圖。 圖45係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為3/4之檢查矩陣Η之檢查矩陣初始值表。 圖46至圖49係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為3/4之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖47係接續於圖46之圖，圖48係接續於圖47之 圖。而且，圖49係接續於圖48之圖。 圖50係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為4/5之檢查矩陣Η之檢查矩陣初始值表。 圖51至圖54係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為4/5之檢查矩陣Η之檢查矩陣初始 值表。 . 此外，圖52係接續於圖51之圖，圖53係接續於圖52之 圖。而且，圖54係接續於圖53之圖。 圖55係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為5/6之檢查矩陣Η之檢查矩陣初始值表。 圖56至圖59係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為576之檢查矩陣Η之檢查矩陣初始 值表。 133457.doc -83- 201010295 此外，圖57係接續於圖56之圖，圖58係接續於圖57之 圖。而且，圖59係接續於圖58之圖。 圖60係表示DVB-S.2之規格所規定之對於碼長N為16200 位元之編碼率r為8/9之檢查矩陣Η之檢查矩陣初始值表。 圖61至圖64係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為8/9之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖62係接續於圖61之圖，圖63係接續於圖62之 圖。而且，圖64係接續於圖63之圖。 圖65至圖68係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為9/10之檢查矩陣Η之檢查矩陣初 始值表。 此外，圖66係接續於圖65之圖，圖67係接續於圖66之 圖。而且，圖68係接續於圖67之圖。 圖69及圖70係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為1/4之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖70係接續於圖69之圖。 圖71至圖72係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為1/3之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖72係接續於圖71之圖。 圖73至圖74係表示DVB-S.2之規格所規定之對於碼長Ν 為64800位元之編碼率r為2/5之檢查矩陣Η之檢查矩陣初始 133457.doc -84- 201010295 值表。 此外，圖74係接續於圖73之圖。 圖75至圖77係表示DVB-S.2之規格所規定之對於碼長N 為64800位元之編碼率r為1/2之檢查矩陣Η之檢查矩陣初始 . 值表。 此外，圖76係接續於圖75之圖，圖77係接續於圖76之 圖。 圖78至圖80係表示DVB-S.2之規格所規定之對於碼長Ν ® 為64800位元之編碼率r為3/5之檢查矩陣Η之檢查矩陣初始 值表。 此外，圖79係接續於圖78之圖，圖80係接續於圖79之 圖。 圖81係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為1/4之檢查矩陣Η之檢查矩陣初始值表。 圖82係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為1/3之檢查矩陣Η之檢查矩陣初始值表。 圖83係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為2/5之檢查矩陣Η之檢查矩陣初始值表。 圖84係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為1/2之檢查矩陣Η之檢查矩陣初始值表。 圖85係表示DVB-S.2之規格所規定之對於碼長Ν為16200 位元之編碼率r為3/5之檢查矩陣Η之檢查矩陣初始值表。 圖86係表示可取代圖85之檢查矩陣初始值表來利用之碼 長Ν為16200位元之對於編碼率r為3/5之檢查矩陣Η之檢查 133457.doc -85- 201010295 矩陣初始值表。 發送裝置11之LDPC編碼部21係利用檢查矩陣初始值 表’如以下求出檢查矩陣H。 亦即，圖87係表示從檢查矩陣初始值表求出檢查矩陣η 之方法。 此外’圖87之檢查矩陣初始值表係表示對於圖41所示之 DVB-S.2之規格所規定之碼長ν為16200位元之對於編碼率 r為2/3之檢查矩陣η之檢查矩陣初始值表。 檢查矩陣初始值表係如上述，將對應於因應LDPC碼之 碼長Ν及編碼率r之資訊長Κ之資訊矩陣Ηα之1之要素之位 置’以每360行（循環構造之單位之行數P)表示之表，於其 第i列’檢查矩陣Η之第l+36〇x(i-l)行之1之要素之列號碼 (檢査矩陣Η之第1列之列號碼設作〇之列號碼）僅排列有該 第l+36〇x(i-l)行之行所具有之行權重之數目。 於此’檢查矩陣Η之對應於同位長Μ之同位矩陣Ητ係成 為階梯構造’其係事先已決定。若根據檢查矩陣初始值 表，可求出檢查矩陣Η中之對應於資訊長κ之資訊矩陣 Ηα。 檢查矩陣初始值表之列數k+Ι係依資訊長κ而不同。 於資訊長K與檢查矩陣初始值表之列數k+ 1間，下式之 關係成立。 K=(k+l)x360 於此’上式之360為循環構造之單位之行數p。 於圖87之檢查矩陣初始值表，從第j列至第3列排列有j 3 133457.doc -86· 201010295 個數值，從第4列至第k+l列（於圖87為第30列）排列有3個 數值。 因此，從圖87之檢查矩陣初始值表所求出之檢查矩陣Η 之行權重係從第1行至第1+36〇χ(3-1)-1行為13，從第 1+360><(3-1)行至第{：行為3。 圖87之檢查矩陣初始值表之第1列為〇、2084、1613、 1548、1286、1460、3196、4297、2481、3369、3451、 4620、2622，此係表示於檢查矩陣η之第1行，列號碼為 0 、 2084 、 1613 、 1548 、 1286 、 1460 、 3196 、 4297 、 2481、3369、3451、4620、2622之列之要素為1(且其他要 素為0)。 而且，圖87之檢查矩陣初始值表之第2列為1、122、 1516、3448、2880、1407、1847、3799、3529、373、 971、4358、3108，此係表示於檢查矩陣Η之第361 (=1+36〇χ(2 — 1))行，列號碼為 1、122、1516、3448、 2880、1407、1847、3799、3529、373、971、4358、3108 之列之要素為1。 如以上’檢查矩陣初始值表係將檢查矩陣Η之資訊矩陣 ηα之1之要素之位置以每360行表示。 檢查矩陣Η之第1+360x(i-l)行以外之行，亦即從第 2 + 36〇x(i-l)行至第36〇xi行之各行係將藉由檢查矩陣初始 值表所決定之第1+360><(丨-1)行之1之要素，按照同位長]^ 往下方向（行之下方向）週期性地予以循環移位而配置。 亦即’例如第2+36〇χ(Μ)行係將第i+36〇x(i-l)行往下方 133457.doc -87- 201010295 向僅循環移位M/360 (=q)，接著之第3 + 36(^ +丨）行係將第 1+36〇Χ(Μ)行往下方向僅循環移位2xM/360 (=2xq)(將第 2+36〇x(i-l)行往下方向僅循環移位m/36〇 。 現在’若將檢査矩陣初始值表之第i列（從上算起第丨個） 之第j行（左起第j個）之數值表示作hij，並且將檢查矩陣H 之第w行之第j個之i之要素之列號碼表示作Η*·〗，則檢查矩 陣Η之第l+36〇x(Ul)行以外之行之第评行之i之要素之列號 碼Hw_j可由下式求出。
Hw.j=mod{hij+mod((w-1 ),P)xq?M) 於此’ mod (X，y)係意味以y除以χ後之餘數。 而且，P為上述循環構造之單位之行數，例如kDvb_ S.2之規格為360。進一步而言，q係藉由以循環構造之單 位之行數P (=360)除算同位長Μ所獲得之值M/36〇。 LDPC編碼部21係藉由檢查矩陣初始值表，特定出檢查 矩陣Η之第1+360><〇1)行之1之要素之列號碼。 進一步而言，LDPC編碼部21係求出檢查矩陣η之第 l+36〇x(i-l)行以外之行之第％行之丨之要素之列號碼η叫， 生成藉由以上所獲得之列號碼之要素設作丨之檢查矩陣Η。 接著，說明關於藉由發送裝置η之解多工器25之替換部 32所進行之替換處理之LDPC碼之碼位元之替換方式，亦 即LDPC碼之碼位元與表示符元之符元位元之分配模式（以 下亦稱位元分配模式）之變化。 於解多工器25，LDPC碼之碼位元係於縱行方向χ橫列方 向為（N/(mb))x(mb)位元之記憶體31之縱行方向寫入，其後 133457.doc -88 - 201010295 以mb位元單位’於橫列方向讀出。進一步而言，於解多工 器25’在替換部32替換於記憶體31之橫列方向讀出之❿位 元之碼位元，替換後之碼位元成為(連續)b個符元之励位 元之符元位元。 亦即，替換部32係將從讀出自記憶體31之橫列方向之 mb位元之碼位元之最高位位元算起第i+i位元作為碼位元 bi，並且將從（連續）b個符元imb位元之符元位元之最高位
位元算起第作為符元位元yi，按照特^之位元分配 模式來替換mb位元之碼位元、至bmb^。 圖88係表示於LDPC碼是碼長1^為648〇〇位元編碼率為 5/6或9/10之LDPC碼’進一步調變方式*4〇96qam、倍數 b為1之情況下可採用之位元分配模式之例。 LDPC碼是碼長N為648〇〇位元、編碼率為5/6或9/1〇之 LDPC碼，進一步調變方式為4〇96QAM、倍數1?為1之情況 下，於解多工器25，於縱行方向x橫列方向為 (64800/(ΐ2χΐ))χ(12χ1)位元之記憶體31寫入之碼位元係於 橫列方向，以12x1 (=mb)位元單位讀出，並供給至替換部 32 〇 替換部32係以將讀出自記憶體31之12xl (==mb)位元之碼 位凡b0至bu，如圖88所示分配給1 個符元之12χΐ (mb)位元之符元位元之方式，來替換124 (=mb) 位元之碼位元bG至bn。 亦即’若根據圖88 ’替換部32係就碼長N為64800位元之 LDPC瑪中之編碼率為5/6iLDpc碼、及編碼率為9/1〇之 133457.doc -89- 201010295 LDPC碼而言，關於任一 LDPC碼均分別： 將碼位元bG分配給符元位元y8， 將碼位元b!分配給符元位元y 〇， 將碼位元b2分配給符元位元y6， 將碼位元b3分配給符元位元y!， 將碼位元b4分配給符元位元y4， 將碼位元b5分配給符元位元y5， 將碼位元b6分配給符元位元y2， 將碼位元b7分配給符元位元y3， 將碼位元b8分配給符元位元y7， 將碼位元b9分配給符元位元y 1 〇， 將碼位元b! 〇分配給符元位元y!!， 將碼位元b i!分配給符元位元y 9， 而進行替換。 圖89係表示於LDPC碼是碼長N為64800位元、編碼率為 5/6或9/10之LDPC碼，進一步調變方式為4096QAM、倍數 b為2之情況下可採用之位元分配模式之例。 LDPC碼是碼長N為64800位元、編碼率為5/6或9/10之 LDPC碼，進一步調變方式為4096QAM、倍數b為2之情況 下，於解多工器25，於縱行方向X橫列方向為 (64800/( 12χ2))χ(12x2)位元之記憶體31寫入之碼位元係於 橫列方向，以12x2(=mb)位元單位讀出，並供給至替換部 32 ° 替換部32係以將讀出自記憶體31之12x2(=mb)位元之碼 133457.doc •90- 201010295 位元b〇至bu，如圖89所示分配給連镲+， K之2 (=b)個符元之 12x2 (=mb)位元之符元位元y〇至y之方彳 A枯认 JZ3〜々式，來替換12x2 (=mb)位元之碼位元b〇至b23。 亦即，若根據圖89，替換部32係就碼長N為64800位元之 LDPC碼中之編碼率為5/6之LDPC碼、及編碼率為9/10之 LDPC碼而言’關於任一 LDPC碼均分別： 將碼位元b〇分配給符元位元y8， 將碼位元b2分配給符元位元y 〇，
將碼位元分配給符元位元y6， 將碼位元b6分配給符元位元y 1， 將碼位元bg分配給符元位元y4， 將碼位元biG分配給符元位元y5， 將碼位元b 12分配給符元位元y 2， 將碼位元b 14分配給符元位元y3， 將碼位元b 16分配給符元位元y 7， 將碼位元b 18分配給符元位元y 1 〇 ’ 將碼位元b2〇分配給符元位元y 11 ’ 將碼位元b22分配給符元位元y9， 將碼位元b 1分配給符元位元y2〇 ’ 將碼位元b3分配給符元位元丫12 ’ 將碼位元b 5分配給符元位元y 18 ’ 將碼位元b7分配給符元位元yi3 ’ 將碼位元b9分配給符元位元yi6 ’ 將瑪位元b 11分配給符元位元y 17 ’ 133457.doc -91- 201010295 將碼位元b! 3分配給符元位元y丨4， 將碼位元b i 5分配給符元位元y! 5， 將碼位元b丨7分配給符元位元y! 9， 將碼位元b ! 9分配給符元位元y 22， 將碼位元b21分配給符元位元y23， 將碼位元b23分配給符元位元y2 1， 而進行替換。 於此，圖89之位元分配模式係直接利用倍數b為1之情況 下之圖88之位元分配模式。亦即，於圖89，碼位元b〇、 b2、…、b22對符元位元yi之分配方式及碼位元bi、 b3、…、b23對符元位元yi之分配方式兩者均與圖88之碼位 元b〇至bn對符元位元yi之分配方式相同。 圖90係表示調變方式為1024QAM，且LDPC碼是碼長N 為16200位元、編碼率為3/4、5/6或8/9之LDPC碼，倍數b 為2之情況，及LDPC碼是碼長N為64800位元、編碼率為 3/4、5/6或9/10之LDPC碼，倍數b為2之情況下可採用之位 元分配模式之例。 LDPC碼是碼長N為16200位元、編碼率為3/4、5/6或8/9 之LDPC碼，進一步調變方式為1024QAM、倍數b為2之情 況下，於解多工器25，於縱行方向X橫列方向為 (16200/( 1〇χ2))χ( 10x2)位元之記憶體31寫入之碼位元係於 橫列方向，以1〇χ2 (=mb)位元單位讀出，並供給至替換部 32 ° 而且，L D P C碼是碼長N為64800位元、編碼率為3/4、 133457.doc -92- 201010295 5/6或9/10之1^卩(：碼，進一步調變方式為1024(^八]^、倍數 b為2之情況下，於解多工器25，於縱行方向x橫列方向為 (64800/( 1〇χ2))χ( 10x2)位元之記憶體31寫入之碼位元係於 橫列方向，以1〇χ2 (=mb)位元單位讀出，並供給至替換部 : 32 ° 替換部32係以將讀出自記憶體31之10x2 (=mb)位元之碼 位元bG至b19，如圖90所示分配給連續之2 (=b)個符元之 10x2 (=mb)位元之符元位元y〇至yi9之方式，來替換1〇χ2 ® (=mb)位元之碼位元bG至bi9。 亦即，若根據圖90，替換部32係就碼長N為16200位元之 LDPC碼中之編碼率為3/4之LDPC碼、編碼率為5/6之LDPC 碼及編碼率為8/9之LDPC碼，以及碼長N為64800位7〇之 LDPC碼中之編碼率為3/4之LDPC碼、編碼率為5/6之LDPC 碼及編碼率為9/10之LDPC碼而言，關於任一 LDPC碼均分 別： 將碼位元b〇分配給符元位元y8， 將碼位元b!分配給符元位元y 3， 將碼位元b2分配給符元位元y7， '將碼位元b3分配給符元位元y! 〇， ，將碼位元b4分配給符元位元y 19， 將碼位元b5分配給符元位元y4， 將碼位元b6分配給符元位元y9， 將碼位元b7分配給符元位元y5， 將碼位元b8分配給符元位元y 17， 133457.doc -93- 201010295 將碼位元b9分配給符元位元y6， 將碼位元b! 〇分配給符元位元y 14， 將碼位元b η分配給符元位元y 11， 將碼位元b丨2分配給符元位元y 2， 將碼位元b丨3分配給符元位元y! 8， 將碼位元b! 4分配給符元位元y 1 6， 將碼位元b! 5分配給符元位元y 15， 將碼位元b! 6分配給符元位元y 〇， 將碼位元b! 7分配給符元位元y 1， 將碼位元b i 8分配給符元位元y 13， 將碼位元b! 9分配給符元位元y 1 2， 而進行替換。 圖91係表示調變方式為4096QAM，且LDPC碼是碼長N 為16200位元、編碼率為5/6或8/9之LDPC碼，倍數b為2之 情況，及LDPC碼是碼長N為64800位元、編碼率為5/6或 9/10之LDPC碼，倍數b為2之情況下可採用之位元分配模 式之例。 LDPC碼是碼長N為16200位元、編碼率為5/6或8/9之 LDPC碼，進一步調變方式為4096QAM、倍數b為2之情況 下，於解多工器25，於縱行方向X橫列方向為 (16200/( 12χ2))χ( 12x2)位元之記憶體31寫入之碼位元係於 橫列方向，以12x2 (=mb)位元單位讀出’並供給至替換部 32 ° 而且，LDPC碼是碼長N為64800位元、編碼率為5/6或 133457.doc -94- 201010295 9/10之LDPC碼，進一步調變方式為4〇96QAM、倍數b*2 之情況下，於解多工器25，於縱行方向χ橫列方向為 (64800/(12x2))x(12x2)位元之記憶體31寫入之碼位元係於 橫列方向，以12x2 (=mb)位元單位讀出，並供給至替換部 32 ° 替換部32係以將讀出自記憶艎31之12x2 (=mb)位元之碼 位元b〇至bn，如圖91所示分配給連續之2 個符元之 12x2 pmb)位元之符元位元y。至力3之方式，來替換^心 (=mb)位元之碼位元b〇至b23。 亦即，若根據圖91，替換部32係就碼長1^為162〇〇位元之 LDPC碼中之編碼率為5/6之LDPC碼及編碼率為8/9之LDpc 碼，以及碼長N為64800位元之LDPC碼中之編碼率為5/6之 LDPC碼及編碼率為9/10之LDPC碼而言，關於任一 LDpc碼 均分別： 將碼位元bG分配給符元位元y丨〇， 將碼位元b 1分配給符元位元y丨5， 將碼位元b2分配給符元位元y 4， 將碼位元b3分配給符元位元丫19， 將碼位元b4分配給符元位元y2i ’ 將碼位元b 5分配給符元位元y 16 ’ 將碼位元b»6分配給符元位元y23 ’ 將碼位元b7分配給符元位元yi8 ’ 將碼位元b8分配給符元位元y 11， 將碼位元b9分配給符元位元y 1 4 ’ 133457.doc -95- 201010295 將碼位元b1G分配給符元饵元yu ’ 將碼位元bi!分配給符元位元y5 ’ 將碼位元bi2分配給符元位元y6 ’ 將碼位元bi3分配給符元位元yi7 ’ 將碼位元b14分配給符元位元丫13， 將碼位元b 15分配給符元位元y2〇 ’ 將碼位元b! 6分配給符元位元y J， 將碼位元b 17分配給符元位元y 3， 將碼位元b 18分配給符元位元y9， 將碼位元b!9分配給符元位元y2， 將碼位元b2G分配給符元位元y7， 將碼位元b2 1分配給符元位元y 8_， 將碼位元b22分配給符元位元y丨2， 將碼位/〇 b2 3分配給符元位元y 〇， 而進行替換。 若根據圖88至圖91所示之位元分配模式，則關於複數種 類之LDPC碼可採用同一位元分配模式’而且關於該複數 種類之LDPC碼之任一種，均可使對於錯誤之容錯成為所 需性能。 亦即’圖92至圖95係表示按照圖88至圖91之位元分配模 式進行替換處理之情況下之BER (Bit Err〇r Rate :位元錯 誤率）之模擬結果。 9 此外，於圖92至圖95，橫軸表示Es/N()(每丨符元之信鱿電 力對雜訊電力比）’縱轴表示Ber。 133457.doc 201010295 而且，實線表示已進行替換處理之情況下之BER，1點 短劃線表示未進行替換處理之情況下之BER。 圖92係表示針對碼長N為64800、編碼率分別為5/6及 9/10之LDPC碼，作為調變方式採用4096QAM，倍數b設作 1，按照圖88之位元分配模式進行替換處理之情況下之 BER。 圖93係表示針對碼長N為64800、編碼率分別為5/6及 9/10之LDPC碼，作為調變方式採用4096QAM，倍數b設作 2，按照圖89之位元分配模式進行替換處理之情況下之 BER。 此外，於圖92及圖93，附有三角形標記之曲線圖表示關 於編碼率為5/6之LDPC碼之BER，附有星標（星形標記）之 曲線圖表示關於編碼率為9/10之LDPC碼之BER。 圖94係表示針對碼長N為16200、編碼率分別為3/4、5/6 及8/9之LDPC碼及碼長N為64800、編碼率分別為3/4、5/6 及9/10之1^卩(：碼，作為調變方式採用1024(5八]^，倍數1>設 作2，按照圖90之位元分配模式進行替換處理之情況下之 BER。 此外，於圖94，附有星標之曲線圖表示關於碼長N為 64800、編碼率為9/10之LDPC碼之BER，附有朝上之三角 形標記之曲線圖表示關於碼長N為64800、編碼率為5/6之 LDPC碼之BER 〇而且，附有正方形標記之曲線圖係表示 關於碼長N為64800、編碼率為3/4之LDPC碼之BER。 進一步而言，於圖94’附有圓圈標記之曲線圖表示關於 133457.doc -97· 201010295 碼長N為16200、編碼率為8/9之LDPC碼之BER，附有朝下 之三角形標記之曲線圖表示關於碼長N為16200、編碼率為 5/6之LDPC碼之BER。而且，附有正號標記之曲線圊係表 示關於碼長N為16200、編碼率為3/4之LDPC碼之BER。 圖95係表示針對碼長N為16200、編碼率分別為5/6及8/9 之LDPC碼及碼長N為64800、編碼率分別為5/6及9/10之 LDPC碼，作為調變方式採用4096QAM，倍數b設作2，按 照圖91之位元分配模式進行替換處理之情況下之BER。 此外，於圖95，附有星標之曲線圖表示關於碼長N為 64800、編碼率為9/10之LDPC碼之BER，附有朝上之三角 形標記之曲線圖表示關於碼長N為64800、編碼率為5/6之 LDPC碼之 BER 〇 而且，於圖95，附有圓圈標記之曲線圖表示關於碼長N 為16200、編碼率為8/9之LDPC碼之BER，附有朝下之三角 形標記之曲線圖表示關於碼長N為16200、編碼率為5/6之 LDPC瑪之 BER 0 若根據圖92至圖95，關於複數種類之LDPC碼可採用同 一位元分配模式，而且關於採用同一位元分配模式之複數 種類之LDPC碼之任一種，均可使對於錯誤之容錯成為所 需性能" 亦即，關於碼長或編碼率不同之複數種類之LDPC碼， 分別採用該LDPC碼所專用之位元分配模式之情況時’雖 可使對於錯誤之容錯極為高性能’但必須就不同種類之 LDPC碼逐一變更位元分配模式。 133457.doc -98 - 201010295 另一方面，若根據圖88至圖91之位元分配模式，關於碼 長或編碼率不同之複數種類之LDPC碼各個可採用同一位 元分配模式，關於複數種類之LDPC碼各個，無須如採用 該LDPC碼所專用之位元分配模式之情況，就不同種類之 LDPC碼逐一變更位元分配模式。 進一步而言，若根據圖88至圖91之位元分配模式，關於 複數種類之LDPC碼各個，即使稍微不及採用該LDPC碼所 專用之位元分配模式之情況，但即使如此仍可使對於錯誤 之容錯為高性能。 亦即，例如調變方式為4096QAM之情況下，就碼長N為 64800、編碼率分別為5/6及9/10之LDPC碼而言，關於任一 LDPC碼均可採用圖88或圖89之同一位元分配模式。然 後，如此，即使採用同一位元分配模式，仍可使對於錯誤 之容錯為高性能。 進一步而言，例如調變方式為1024QAM之情況下，就碼 長N為16200、編碼率分別為3/4、5/6及8/9之LDPC碼，及 碼長N為64800、編碼率分別為3/4、5/6及9/10之LDPC碼而 言，關於任一 LDPC碼均可採用圖90之同一位元分配模 式。然後，如此，即使採用同一位元分配模式，仍可使對 於錯誤之容錯為高性能。 而且，例如調變方式為4096QAM之情況下，就碼長N為 1 6200、編碼率分別為5/6及8/9之LDPC碼，及碼長N為 64800、編碼率分另ij為5/6及9/10之LDPC碼而言，關於任一 LDPC碼均可採用圖91之同一位元分配模式。然後，如 133457.doc -99- 201010295 此，即使採用同一位元分配模式，仍可使對於錯誤之容錯 為高性能。 進一步說明關於位元分配模式之變化。 圖96係表示於LDPC碼是碼長N為16200或64800位元、編 碼率由例如從圖4 1至圖8 6所示之檢查矩陣初始值表所生成 之檢查矩陣Η所定義之LDPC碼之編碼率中之3/5以外之 LDPC碼，進一步調變方式為QPSK、倍數b為1之情況下可 採用之位元分配模式之例。 LDPC碼是碼長N為16200或64800位元、編碼率為3/5以 外之LDPC碼，進一步調變方式為QPSK、倍數b為1之情況 下，於解多工器25，於縱行方向X橫列方向為 (Ν/(2χ1))χ(2χ1)位元之記憶體31寫入之碼位元係於橫列方 向，以2x1 (=mb)位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之2x1 (=mb)位元之碼 位元b0及b!，如圖96所示分配給1 (=b)個符元之2χ 1 (=mb) 位元之符元位元yG及yi之方式，來替換2x1 (=mb)位元之碼 位元bG及b!。 亦即，若根據圖96，替換部32係分別： 將碼位元bG分配給符元位元y〇， 將碼位元b!分配給符元位元y!， 而進行替換。 此外，該情況下，亦可思慮不進行替換，碼位元1)。及b, 分別直接作為符元位元y〇及yi。 圖97係表示於LDPC碼是碼長N為16200或64800位元、編 133457.doc -100- 201010295 碼率為3/5以外之LDPC碼，進一步調變方式為16QAM、倍 數b為2之情況下可採用之位元分配模式之例。 LDPC碼是碼長N為16200或64800位元、編碼率為3/5以 外之LDPC碼，進一步調變方式為16QAM、倍數b為2之情 : 況下，於解多工器25，於縱行方向X橫列方向為 (Ν/(4χ2))χ(4χ2)位元之記憶體31寫入之碼位元係於橫列方 向，以4x2 (=mb)位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之4x2 (=mb)位元之碼 ® 位元bG至b7，如圖97所示分配給連續之2 (=b)個符元之4x2 (=mb)位元之符元位元y。至y7之方式，來替換4x2 (=mb)位 元之碼位元bG至b7。 亦即，若根據圖97，替換部32係分別： 將碼位元bG分配給符元位元y7， 將碼位元b i分配給符元位元y丨， 將碼位元b2分配給符元位元y4， 將碼位元b3分配給符元位元y2， _ 將碼位元b4分配給符元位元y5， 將碼位元b5分配給符元位元y3， '將碼位元b6分配給符元位元y6， » 將碼位元b7分配給符元位元y〇， 而進行替換。 圖98係表示調變方式為64QAM，且LDPC碼是碼長N為 16200或64800位元、編碼率為3/5以外之LDPC碼，倍數b 為2之情況下可採用之位元分配模式之例。 133457.doc -101 - 201010295 LDPC碼是碼長N為16200或64800位元、編碼率為3/5以 外之LDPC碼，進一步調變方式為64QAM、倍數卜為]之情 況下，於解多工器25，於縱行方向x橫列方向為 (N/(6x2))x(6x2)位元之記憶體3丨寫入之碼位元係於橫列方 向，以6x2 (=mb)位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之6><2 (=1111?)位元之碼 位兀bG至bn，如圖98所示分配給連續之2 (=b)個符元之6χ2 (=mb)位元之符元位元y〇至之方式，來替換6χ2 (=mb)位 元之碼位元b〇至bn。 亦即，若根據圖98，替換部32係分別： 將碼位元bQ分配給符元位元y n , 將碼位元b 1分配給符元位元y 7， 將碼位元b2分配給符元位元y3， 將碼位元b3分配給符元位元71〇， 將碼位元b4分配給符元位元y6， 將碼位元b〗分配給符元位元y2 , 將碼位元b 6分配給符元位元y 9， 將碼位元b7分配給符元位元y 5， 將碼位元b8分配給符元位元y J， 將碼位元b 9分配給符元位元y 8， 將碼位元b 1 〇分配給符元位元y4， 將碼位元b 11分配給符元位元y〇， 而進行替換。 圖99係表示調變方式為256QAM,且LDPC碼是碼長^^為 133457.doc -102-
201010295 64800位元、編碼率為3/5以外之碼倍數b為2之情 況下可採用之位元分配模式之例。 DPC瑪疋碼長N為64800位元、編碼率為3/5以外之 LDPC碼，進一步調變方式為256qam '倍數^^為]之情況 下，於解多工器25,於縱行方向x橫列方向為 (6480〇/(8χ2))χ(8χ2)位元之記憶體3 !寫入之碼位^係於橫 列方向，以8x2 (=mb)位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之8><2 (=mb)位元之碼 位元b0至b”，如圖99所示分配給連續之2 (=b) ㈣位元之符元位元一方式，來替換二之二2 元之碼位元1)()至1)15。 亦即’若根據圖99，替換部32係分別： 將碼位元bG分配給符元位元y丨5， 將碼位元bi分配給符元位元yj， 將碼位元b2分配給符元位元y丨3， 將碼位元b3分配給符元位元y3， 將碼位元b4分配給符元位元yg， 將碼位元b 5分配給符元位元y i 1， 將碼位元b6分配給符元位元y9， 將碼位元b7分配給符元位元y5， 將碼位元b8分配給符元位元yίο， 將碼位元b9分配給符元位元y6 ’ 將碼位元b1G分配給符元位元y4 將碼位元b 11分配給符元位元y 7 133457.doc -103- 201010295 將碼位元b丨2分配給符元位元y丨2， 將碼位元b 13分配給符元位元y 2， 將碼位元b 1 4分配給符元位元y丨4， 將碼位元b 1 5分配給符元位元y〇， 而進行替換。 圖100係表示調變方式為256QAM，且LDPC碼是碼長1*4 為16200位元、編碼率為3/5以外之ldPC碼，倍數b為1之 情況下可採用之位元分配模式之例。 LDPC碼是碼長N為16200位元、編碼率為3/5以外之 LDPC碼’進一步調變方式為256QAM、倍數15為丨之情況 下’於解多工器25’於縱行方向x橫列方向為 (1620〇/(8x 丨）位元之記憶體3丨寫入之碼位元係於橫 列方向，以8xl (=mb)位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之8><1 (=mb)位元之碼 位兀bG至h，如圖1〇〇所示分配給】（=1))個符元之8χΐ (=mb) 位元之符it位心而7之方式，來替換叫（=mb)位元之竭 位元b〇至b*7。 亦即’若根據圖100，替換部32係分別： 將碼位元bG分配給符元位元y7， 將碼位b丨分配給符疋位元y 3， 將碼位元t»2分配給符元位元y i， 將碼位元b3分配給符元位元y5， 將碼位元t»4分配給符元位元y2， 將碼位元t>5分配給符元位元y6， 133457.doc * 104 - 201010295 將碼位元b0分配給符元位元y4， 將碼位元I)?分配給符元位元y〇， 而進行替換。 圖101係表示於LDPC碼是碼長N為 16200或 64800位元、 編碼率為3/5之LDPC碼，進一步調變方式為QpSK、倍數b 為1之情況下可採用之位元分配模式之例。 LDPC碼是碼長]^為162〇〇或648〇〇位元、編碼率為3/5以 _ 外之LDPC碼，進一步調變方式為QpsK、倍數以丨之情況 下，於解多工器25，於縱行方向χ橫列方向為 (N/pxlhxpxl)位元之記憶體31寫入之碼位元係於橫列方 向，以2x1 (=mb)位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之2><1 (=mb)位元之碼 位兀b〇及b丨，如圖101所示分配給！（=b)個符元之2χ1 (==mb) 位元之符元位元y()及y1之方式，來替換2xl (=mb)位元之碼 位元b〇及bi。 • 亦即’若根據圖101，替換部32係分別： 將碼位元b〇分配給符元位元y 〇， 將碼位元b !分配給符元位元y ,， 而進行替換。 此外，該情況下’亦可思慮不進行替換，碼位元^及\ 分別直接作為符元位元yG及yi。 圖102係表示於LDPC碼是碼長N為64800位元、編竭率為 3/5之LDPC碼，進一步調變方式為16QAM、倍數b為2之情 況下可採用之位元分配模式之例。 133457.doc •105- 201010295 LDPC碼是碼長N為64800位元、編碼率為3/5之LDPC 碼，進一步調變方式為16qAM、倍數b為2之情況下，於解 多工器25，於縱行方向X橫列方向為（64800/(4χ2))χ(4χ2)位 元之記憶體31寫入之碼位元係於橫列方向，以4x2 (=mb) 位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之4x2(=mb)位元之碼位 元bG至b7，如圖102所示分配給連續之2 (=b)個符元之4x2 (=mb)位元之符元位元yG至y7之方式，來替換4x2 (=mb)位 元之碼位元b〇至b7。 亦即，若根據圖102，替換部32係分別： 將碼位元bG分配給符元位元y〇， 將碼位元b!分配給符元位元y 5， 將碼位元b2分配給符元位元y 1， 將碼位元b3分配給符元位元y2， 將碼位元b4分配給符元位元y4， 將碼位元b5分配給符元位元y7， 將碼位元b6分配給符元位元y3， 將碼位元b7分配給符元位元y6， 而進行替換。 圖103係表示於LDPC碼是碼長N為16200位元、編碼率為 3/5之LDPC碼，進一步調變方式為16QAM、倍數b為2之情 況下可採用之位元分配模式之例。 LDPC碼是碼長N為16200位元、編碼率為3/5之LDPC 碼，進一步調變方式為16QAM、倍數b為2之情況下，於解 133457.doc -106- 201010295 多工器25，於縱行方向x橫列方向為（162〇〇/(4χ2))χ(耖位 元之記憶體31寫入之碼位元係於橫列方向，以4χ2 位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之4><2 (=mb)位元之碼 位兀bG至h，如圖1〇3所示分配給連續之2 (=b)個符元之 4x2 (=mb)位元之符元位元乃至力之方式，來替換牡2 (=mb) 位元之碼位元bG至b7。 亦即’若根據圖1 03，替換部32係分別； 將碼位元bG分配給符元位元y7， 將碼位元b,分配給符元位元y 1， 將碼位元b2分配給符元位元y4， 將碼位元b3分配給符元位元y2， 將碼位元b4分配給符元位元y5， 將碼位元b5分配給符元位元y3， 將碼位元b6分配給符元位元y6， 將碼位元b7分配給符元位元y〇， 而進行替換。 圖104係表示調變方式為64qam，且LDPC碼是碼長!^為 64800位元、編碼率為3/5之LDpc碼，倍數1>為2之情況下 可採用之位元分配模式之例。 LDPC碼是碼長N為64800位元、編碼率為3/5之LDpc 碼’進一步調變方式為64QAM、倍數b為2之情況下，於解 多工器25，於縱行方向x橫列方向為（64800/(6><2))><(6><2)位 元之記憶體31寫入之碼位元係於橫列方向，以6χ2 133457.doc -107- 201010295 位元單位讀出，並供給至替換部3 2。 替換部32係以將讀出自記憶體31之6><2 (==：nib)位元之碼 位元b。至bn ’如圖1〇4所示分配給連續之2 (=b)個符元之 6x2 (=mb)位元之符元位元y。至yn之方式，來替換6^ (=mb)位元之碼位元bG至bn。 亦即，若根據圖104，替換部32係分別： 將碼位元b〇分配給符元位元y2， 將碼位元b !分配給符元位元y 7， 將碼位元b2分配給符元位元y6， 將碼位元b3分配給符元位元y9， 將碼位元b4分配給符元位元y 0， 將碼位元b5分配給符元位元y3， 將碼位元b 6分配給符元位元y j， 將碼位元b7分配給符元位元y8， 將碼位元b8分配給符元位元y4， 將碼位元b9分配給符元位元yi!， 將碼位元bio分配給符元位元y5， 將碼位元b丨i分配給符元位元y丨〇， 而進行替換。 圖105係表示調變方式為64QAM，且LDPC碼是碼長N為 16200位元、編碼率為3/5之LDPC碼，倍數b&2之情況下 可採用之位元分配模式之例。 LDPC碼是碼長n為16200位元、編碼率為3/5之LDPC 碼’進一步調變方式為64QAM、倍數b為2之情況下，於解 133457.doc -108- 201010295 多工器25，於縱行方向x橫列方向為（16200/(6x2))x(6x2)位 兀之記憶體31寫入之碼位元係於橫列方向，以6χ2 (=mb) 位元單位讀出，並供給至替換部 替換部32係以將讀出自記憶體31之6x2 (=mb)位元之碼 :位元“至！^,，如圖105所示分配給連續之2 (=b)個符元之 6x2 (-mb)位元之符元位元^^至川之方式，來替換6χ2 (=mb)位元之碼位元bQ至…丨。 亦即’若根據圖105，替換部32係分別： ® 將碼位元bQ分配給符元位元yu， 將碼位元b i分配給符元位元y 7， 將碼位元b2分配給符元位元y3， 將碼位元b3分配給符元位元y丨〇， 將碼位元I?4分配給符元位元y6， 將碼位元b5分配給符元位元y2， 將碼位元bg分配給符元位元y9， 將碼位元b7分配給符元位元y5， 9 將碼位元bs分配給符元位元y 1， 將碼位元b9分配給符元位元y8， 將碼位元b 1 Q分配給符元位元y4， 將碼位元b 11分配給符元位元y 〇， 而進行替換。 圖106係表示調變方式為256QAM，且LDPC碼是碼 為64800位元、編碼率為3/5之LDPC碼，倍數b為2之情況 下可採用之位元分配模式之例。 133457.doc -109- 201010295 LE>PC碼是碼長N為64800位元、編碼率為3/5之LDPC 碼進步調變方式為256QAM、倍數b為2之情況下，於 解多工器25，於縱行方向x橫列方向為（64800/(8x2))x(8x2) 位元之記憶體3 1寫入之碼位元係於橫列方向，以8x2 (-mb)位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之8X2 (=mb)位元之碼 位T〇bQ至bls，如圖106所示分配給連續之2 個符元之 8x2 (-mb)位元之符元位元至yi5之方式，來替換8x2 (=mb)位元之碼位元bG至b15。 亦即’若根據圖106，替換部32係分別： 將碼位元bG分配給符元位元y2， 將碼位元b!分配給符元位元y 1 j， 將碼位元b2分配給符元位元y3， 將碼位元b3分配給符元位元y4， 將碼位元b4分配給符元位元y0， 將碼位元bs分配給符元位元y9， 將瑪位元b 6分配給符元位元y!， 將碼位元b7分配給符元位元ys， 將碼位元bg分配給符元位元y丨〇， 將碼位元bs>分配給符元位元y 13， 將碼位元b 1 〇分配給符元位元y 7 ’ 將碼位元b 11分配給符元位元y 14， 將碼位元b! 2分配給符元位元y 6， 將碼位元b13分配給符元位元yi5 ’ 133457.doc -110- 201010295 將碼位元b!4分配給符元位元y5， 將碼位元1^5分配給符元位元yi2， 而進行替換。 圖107係表示調變方式為256qam，且LDPC碼是喝長1^ :為16200位元、編碼率為3/5iLDpc碼，倍數b為1之情況 下可採用之位元分配模式之例。
LDPC碼是碼長N為16200位元、編碼率為3/5之LDPC 碼，進一步調變方式為256QAM、倍數b為1之情況下，於 解多工器25，於縱行方向x橫列方向為 位元之δ己憶體31寫入之碼位元係於橫列方向，以8χ1 (=爪卜> 位元單位讀出，並供給至替換部32。 替換部32係以將讀出自記憶體31之8><1 (=mb)位元之碼 位7Gb(^b7，如圖107所示分配給1 (=b)個符元之8><1 (=mb) 位元之符元位元y❶至y?之方式，來替換8xl (=mb)位元之碼 位元bQ至b7。 I 亦即’若根據圖107，替換部32係分別： 將碼位元bG分配給符元位元y7， 將碼位元b!分配給符元位元y3， '將碼位元b2分配給符元位元y!， f 將碼位元b3分配給符元位元y5， 將碼位元b4分配給符元位元y2， 將碼位元b5分配給符元位元y6， 將碼位元b 6分配給符元位元y 4， 將碼位元b7分配給符元位元y〇 ’ 133457.doc 201010295 而進行替換。 接著，說明關於構成接收裝置12之反交錯器53。 圖108係說明構成反交錯器53之多工器54之處理之圖。 亦即，圖1 08A係表示多工器54之功能性結構例。 多工器54係由反替換部1001及記憶鱧1002所構成。 多工器54係將供給自前段之解映射部52之符元之符元位 元作為對象，進行對應於發送裝置11之解多工器25所進行 之替換處理之反替換處理（替換處理之逆向處理），亦即進 行使藉由替換處理所替換之LDPC碼之碼位元（符元位元）之 位置回到原本位置之反替換處理，將其結果所獲得之 LDPC碼供給至後段之縱行扭轉反交錯器55。 亦即，於多工器54，對反替換部1〇〇1，以（連續）b個符 元之單位供給有該b個符元之mb位元之符元位元y〇、 乃、...、ymb-l。 反替換部1001係進行使!!^位元之符元位元7〇至71111)1回到 原本之mb位元之符元位元b〇、bi、…、bmb丨之排列（於構 成發送裝置11側之解多工器25之替換部32之替換進行前之 符元位元b〇至bmM之排列）之反替換，並輸出其結果所獲得 之mb位元之碼位元^至、“。 記憶體1002係與構成發送裝置11側之解多工器25之記憶 體31相同，含有於橫列（r〇w)(橫）方向記憶mb位元，並且於 縱行（column)(縱）方向記憶N/(mb)位元之記憶容量。亦 即’ 6己憶鱧1002係由記憶N/(mb)位元之mb個縱行所構成。 其中，於記憶體1〇〇2,在從發送裝置η之解多工器25之 133457.doc -112- 201010295 »己隐體31進行碼位7〇之讀出之方向，進行反替換部⑽卜斤 輸出之LDPC碼之碼位元之寫入，在往記憶體3】進行碼位 _寫入之方向進行寫入於記憶體1002之碼位元之讀 亦即，於接收裝置12之多工器54，如圖1〇8A所示，將反 替換部1〇〇1所輸出之LDPC碼之碼位元以mb位元單位於橫 列方向之寫入，係從記憶體1002之第1列往下列依次進 行。 然後，若1碼長份之碼位元之寫入終了，則於多工器 54從δ己憶體1002，將碼位元從縱行方向讀出，並供給至 後段之縱行扭轉反交錯器55。 於此’圖108Β係表示從記憶體i 002之碼位元之讀出之 圖。 於多工器54，LDPC碼之碼位元在構成記憶鱧1〇〇2之縱 打從上往下方向（縱行方向）之寫入係從左朝向右方向之縱 行進行。 接著’參考圖109來說明構成接收裝置12之反交錯器53 之縱行扭轉反交錯器55之處理。 圖1〇9係表示多工器54之記憶體1〇〇2之結構例。 δ己憶體1002具有於縱行（縱）方向記憶mb位元，並且於橫 列（橫）方向記憶N/(mb)位元之記憶容量’ 個縱行所構 成。 縱行扭轉反交錯器55係對於記憶體1〇〇2，控制將LDPC 碼之碼位元寫入於橫列方向、於縱行方向讀出時之開始讀 133457.doc -113- 201010295 出位置，藉此進行縱行扭轉反交錯β 亦即，於縱行扭轉反交錯器55，針對複數縱行分別適宜 地變更開始碼位元之讀出之開始讀出位置，藉此進行使縱 灯扭轉交錯所重排之碼位元之排列回到原本排列之反重排 處理。 於此’圖109係表示調變方式為16QAM且倍數⑷之情 況下之記憶體赚之結構例。因此，i符元之位元數4 4 * 位元，而且記憶體1002係以4 (=mb)個縱行所構成。 縱行扭轉反交錯器55係（取代多工器54)從記憶體1〇〇2之參 第1列朝向下列，依次進行替換部1〇〇1所輸出2LDpc碼之 碼位元往橫列方向之寫入。 然後，若1碼長份之碼位元之寫入終了，縱行扭轉反交 錯器55係從左朝向右方向，將碼位元從記憶體MM進行從 上在下方向（縱行方向）之讀出。 其中，縱行扭轉反交錯器55係將發送裝置u側之縱行扭 轉交錯器24寫入碼位元之開始寫位置，作為碼位元之開始 讀出位置，從記憶體1002進行碼位元之讀出。 〇 亦即，若將各縱行之開頭（最上面）之位置之位址設為 0 ’以升序之整數表示縱行方向之各位置之位址則於調 變方式為16QAM且倍數b為1之情況τ，於縱行扭轉反交錯、 器55 ’關於最左縱行’將開始讀出位置設作位址為〇之位 置，關於（左起）第2縱行，將開始讀出位置設作位址為2之 位置’關於第3縱行，將開始讀出位置設作位址為4之位 置，關於第4縱行，將開始讀出位置設作位址為7之位置。 133457.doc U4 201010295 此外，關於開始讀出位置是位址為〇之位置以外之位置 之縱行’將碼位元之讀出進行至最下面之位置後，返回開 頭（位址為〇之位置）’進行即將至開始讀出位置前之位置為 止之讀出。然後，其後進行對下一（右）縱行之讀出。 藉由進行如以上之縱行扭轉反交錯，縱行扭轉交錯所重 排之碼位元之排列會回到原本排列。 接著，圖110係表示接收裝置12之其他結構例之區塊 圖。 於圖110,接收裝置12係接收來自發送裝置丨丨之調變信 號之資料處理裝置，由正交解調部51、解映射部52、反交 錯器53及LDPC解碼部1021所構成。 正父解調部51係接收來自發送裝置11之調變信號，進行 正交解調，將其結果所獲得之信號點（1及q軸方向分別之 值）供給至解映射部52。 解映射部52係進行使來自正交解調部51之符元成為 LDPC碼之碼位元之解映射，並供給至反交錯器53。 反交錯器53係由多工器（MUX) 54、縱行扭轉反交錯器55 及同位反交錯器1011所構成，進行來自解映射部52之 LDPC碼之碼位元之反交錯。 亦即，多工器54係將來自解映射部52之LDPC碼作為對 象，進行對應於發送裝置11之解多工器25所進行之替換處 理之反替換處理（替換處理之逆向處理），亦即進行使藉由 替換處理所替換之碼位元之位置回到原本位置之反替換處 理，並將其結果所獲得之LDPC碼供給至縱行扭轉反交錯 133457.doc -115- 201010295 器55。 縱行扭轉反交錯器55係將來自多工器54iLDpC碼作為 對象’進行對應於發送裝置n之縱行扭轉交錯器24所進行 之作為重排處理之縱行扭轉交錯之縱行扭轉反交錯。 縱行扭轉反交錯之結果所獲得之LDpc碼係從縱行扭轉 反交錯器55供給至同位反交錯器1〇11。 同位反交錯器1011係將縱行扭轉反交錯器55之縱行扭轉 反交錯後之碼位元作為對象，進行對應於發送裝置丨丨之同 位交錯器23所進行之同位交錯之同位反交錯（同位交錯之 逆向處理）’亦即進行使藉由同位交錯變更排列之Ldpc碼 之碼位元回到原本排列之同位反交錯。 同位反交錯之結果所獲得之LDPC碼係從同位反交錯器 1011供給至LDPC解碼部1〇21。 因此’於圖110之接收裝置12，對LDPC解碼部1021供給 有已進行反替換處理、縱行扭轉反交錯及同位反交錯之 LDPC碼’亦即供給有藉由按照檢查矩陣η之LDPC編碼所 獲得之LDPC碼。 LDPC解碼部1021係利用發送裝置11之LDPC編碼部21用 於LDPC編碼之檢查矩陣Η本身、或對於該檢査矩陣η至少 進行相當於同位交錯之行置換所獲得之轉換檢查矩陣，來 進行來自反交錯器53之LDPC碼之LDPC解碼，並將其結果 所獲得之資料’作為對象資料之解碼結果輸出。 於此’於囷110之接收裝置12，由於從交錯器53(之同位 反交錯器1011)對於LDPC解碼部1021，供給藉由按照檢查 133457.doc -116- 201010295 矩陣Η之LDPC編碼所獲得之LDPC碼，因此於發送裝置u 之LDPC編碼部21利用LDPC編碼所用之檢查矩陣H本身， 來進行該LDPC碼之LDPC解碼之情況時，LDPC解碼部 1021可由例如藉由於每1個節點依次進行訊息（校驗節點訊 息、可變節點訊息）之運算之全串列譯碼（fun serial decoding)方式進行LDPC解碼之解碼裝置，或藉由針對所 有節點同時（並列）進行訊息之運算之全並行譯碼 parallel decoding)方式進行LDPC解碼之解碼裝置來構成。 而且，於LDPC解碼部1021，利用對於發送裝置丨丨之 LDP C編碼部21用於LDPC編碼之檢查矩陣η，至少進行相 當於同位交錯之行置換所獲得之轉換檢查矩陣，來進行 LDPC瑪之LDPC解碼之情況時，可由同時進行ρ(或？之j以 外之約數）個校驗節點運算及可變節點運算之架構 (architecture)之解碼裝置，且含有藉由對ldpc碼施以與用 以獲得轉換檢查矩陣之行置換同樣之行置換以重排該 LDPC碼之碼位元之接收資料重排部31〇之解碼裝置來構 成。 此外，於圖110，為了便於說明，分別個別地構成進行 反替換處理之多工器54、進行縱行扭轉反交錯之縱行扭轉 反父錯器55及進行同位反交錯之同位反交錯器1〇11，但多 工器54、縱行扭轉反交錯器乃及同位反交錯器ίο。之2以 上可與發送裝置11之同位交錯器23、縱行扭轉交錯器Μ及 解多工器25同樣地一體地構成。 接著，圖111係表示可適用於接收裝置12之接收系統之 133457.doc -Π7- 201010295 第1結構例之區塊圖。 於圖111 ’接收系統係由取得部11〇1、傳送道解碼處理 部1102及資訊源解碼處理部1103所構成。 取得部1101係經由例如地面數位播放、衛星數位播放、 CATV網、網際網路和其他網路等未圖示之傳送道，取得 包含將節目之囷像資料或聲音資料等對象資料至少予以 LDPC編碼所獲得之LDPC碼之信號，並供給至傳送道解碼 處理部1102。 於此，於取得部1101所取得之信號例如從播放台經由地 波、衛星波、CATV (Cable Television :有線電視）網等播 放而來之情況下，取得部1101係以調階器或STB (Set τ〇ρ Box:機上盒）等所構成。而且，取得部11〇1所取得之信號 例如從網頁伺服器’如IPTV (Internet Pr〇t〇c〇i
Television :網路協定電視）以多點播送發送而來之情況 下，取得部 1101係以例如NIC (Network Interface Card :網 路介面卡）等網路I/F (Inter face:介面）所構成。 傳送道解碼處理部1102係對於取得部1101經由傳送道所 取侍之信號，施以至少包含訂正在傳送道所產生之失誤之 處理之傳送道解碼處理，將其結果所獲得之信號供給至資 訊源解碼處理部i丨03。 、亦即，取得部1101經由傳送道所取得之信號係藉由至少 2行用以訂正在傳送道所產生之失誤之失誤訂正編碼所獲 侍之信號，傳送道解碼處理部1102係對於該類信號施以 例如失誤訂正處理等傳送道解碼處理。 133457.doc 201010295 於此，作為失誤訂正編瑪有例如LDPC_S李德所羅 門編碼等n作為失誤訂正編碼至少進行[贈編 碼0 而且，傳送道解碼處理可能包含調變信號之解調等。 ▲資訊源解碼處理部⑽係對讀_料道解碼處理之 信號’施以包含將㈣之資訊伸張為原本資訊之處理之資 訊源解碼處理。 亦即，於取㈣mm由料道所轉之㈣，為了減 少作為m像或聲音等之f料量，可縮資訊 之壓縮編碼’該情況下’資訊源解碼處理和G3係對於經 施以傳送道解碼處理之信號，施Μ㈣Μ訊伸㈣原 本資訊之處理（伸張處理）等資訊源解碼處理。 此外’於取得部11()1經由傳送道所取得之信號未施以壓 縮編碼之情況下，於資訊源解碼處理部1103，不進行將壓 縮之資訊伸張為原本資訊之處理。 於此，作為伸張處理有例如MPEG譯碼等。而且，傳送 道解碼處理除了伸張處理以外，可能包含解拌碼等。 如以上所構成之接收系統，於取得部1101，例如對於圖 像或聲音等資料，施以MPEG編碼等壓縮編碼，並進一步 經由傳送道取得經施以LDPC編碼等失誤訂正編碼之信 號’並供給至傳送道解碼處理部1102。 於傳送道解碼處理部1102，對於來自取得部11〇1之信 號，作為傳送道解碼處理而施以例如與正交解調部51或解 映射部52、反交錯器53、LDPC解碼部56(或LDpc解碼部 133457.doc -119- 201010295 觀）同樣之處理，其結果所獲得之信號供給至資訊源解 碼處理部1103。 於資訊源解碼處理部11G3，對於來自傳送道解瑪處理部 1102之信號，施以MPEG譯碼等資訊源解碼處理，輸出其 結果所獲得之圖像或聲音。 如以上之圖⑴之接收系統可適用於例如接收作為數位 播放之電視播放之電視調階器等。 此外，取得部1101、傳送道解碼處理部n〇2及資訊源解 碼處理部1丨03分別可作為i個獨立之裝置（硬體（扣 (Integrated Circuit:積體電路）等））或軟體模組）而構成。 而且，關於取得部1101、傳送道解碼處理部ιι〇2及資訊 源解碼處理部1103，可將取得部1101與傳送道解碼處理部 1102之集合、或傳送道解碼處理部11〇2與資訊源解碼處理 部1103之集合、取得部11〇1、傳送道解碼處理部11〇2及資 訊源解碼處理部1103之集合作為1個獨立之裝置而構成。 圖112係表示可適用於接收裝置12之接收系統之第2結構 例之區塊圖。 此外，圖中，關於與圖111之情況相對應之部分係附上 同一符號，於以下適宜地省略其說明。 圖112之接收系統係於含有取得部1101、傳送道解碼處 理部1102及資訊源解碼處理部1103之點，與圖U1之情沉 共通，於新設有輸出部1111之點，與圖1 U之情況相異。 輸出部1111係例如顯示圖像之顯示裝置或輸出聲音之揚 聲器，其輸出從資訊源解碼處理部1103所輸出之作為信號 133457.doc •120- 201010295 輪出部ini係顯示圖像或輸出聲 如以上之圖112之接收系鉍1 播姑夕番，a μ 系統可適用於例如接收作為數位 播放之電視播放之Τγ(電禎成 (冤視受像機）、或接收廣播播 播接收機等。 戌播预玟之廣 此外，於取得部UCU所取得之信絲施以_編瑪之情 況下’傳送道解碼處理部1102所輪出之信號係 部1111。 】
圖⑴係表示可適用於接收裝置12之接收系統之第3結構 例之區塊圖。 此外，圖中，關於與圖nl之情況相對應之部分係附上 同一符號，於以下適宜地省略其說明。 圖113之接收系統係於含有取得部11〇1及傳送道解碼處 理部1102之點，與圖之情況共通。
之圖像或聲音等。亦即 音。 其中’圖113之接收系統係於未設有資訊源解碼處理部 1103而新設有記錄部mi之點，與圖111相異。 記錄部1121係將傳送道解碼處理部11〇2所輸出之信號 (例如MPEG之TS之TS封包），記錄於（使其記憶於）光碟片 或硬碟（磁性碟片）、快閃記憶體等記錄（記憶）媒體。 如以上之圖113之接收系統可適用於將電視播放予以錄 像之錄影機等。 此外，於圖113，接收系統係設置資訊源解碼處理部 1103而構成，於資訊源解碼處理部1103 ’能以記錄部ι12ι 記錄經施以資訊源解碼處理後之信號，亦即藉由譯碼所獲 133457.doc -121 - 201010295 得之圖像或聲音。 【圖式簡單說明】 圖1係說明LDPC碼之檢查矩陣Η之圖。 圖2係說明LDPC碼之解碼程序之流程圖。 圖3係表示LDPC碼之檢查矩陣之例之圖。 圖4係表示檢查矩陣之Tanner圖之圖。 圖5係表示可變節點之圖。 圖6係表示校驗節點之圖。 圖7係表示適用本發明之傳送系統之一實施型態之結構 例之圖。 圖8係表示發送裝置11之結構例之區塊圖。 圖9係表示檢查矩陣之圖。 圖10係表示同位矩陣之圖。 圖11A、B係表示DVB-S.2之規格所規定之LDPC碼之檢 查矩陣及行權重之圖。 圖12A、B係表示16QAM之信號點配置之圖。 圖13係表示64QAM之信號點配置之圖。 圖14係表示64QAM之信號點配置之圖。 圖15係表示64QAM之信號點配置之圖。 圖16A-D係說明解多工器25之處理之圖。 圖17A、B係說明解多工器25之處理之圖。 圖1 8係表示關於LDPC碼之解碼之Tanner圖之圖。 圖19A、B係表示成為階梯構造之同位矩陣Ητ及對應於 該同位矩陣Ητ之Tanner圖之圖。 133457.doc -122- 201010295 圖20係表示對應於同位交錯後之LDpc碼之檢查矩陣H之 同位矩陣Ητ之圖。 圖21Α、Β係表示轉換檢查矩陣之圖。 圖22係說明縱行扭轉交錯器24之處理之圖。 圖23係表㈣行扭轉交錯所必要之記㈣31之縱行數及 開始寫位置之位址之圖。 圖24係表示縱行扭轉交錯所必要之記憶體31之縱行數及 開始寫位置之位址之圖。 圖25係說明發送處理之流程圖。 圖26Α、Β係表示在模擬所採用之通訊道之模型之圖。 圖27係表示在模擬所獲得之錯誤率與顫振之都卜勒頻率 fd之關係之圖》 圖28係表示在模擬所獲得之錯誤率與顫振之都卜勒頻率 fd之關係之圖。 圖29係表示接收裝置12之結構例之區塊圏。 圖30係說明接收處理之流程圖。 圖3 1係表示LDPC碼之檢查矩陣之例之圖。 圖32係表示於檢查矩陣施以列置換及行置換後之矩陣 (轉換檢查矩陣）之圖。 圖33係表示分割為5x5單位之轉換檢查矩陣之圖。 圖34係表示匯總p個進行節點運算之解碼裝置之結構例 之區塊圖》 圖35係表示LDPC解碼部56之結構例之區塊圖。 圖36A、B係說明對於記憶體31之碼位元之讀寫之圖。 133457.doc •123- 201010295 圖37A、B係說明第3替換方式之替換處理之圖。 圖38A、B係說明將同位交錯後之LDPC碼作為對象所進 行之第3替換方式之替換處理之圖。 圖39A、B係說明改善替換方式之替換處理之圖。 圖40係表示適用本發明之電腦之一實施型態之結構例之 . 區塊圖。 圖41係表示編碼率2/3、碼長16200之檢查矩陣初始值表 之例之圖。 圖42係表示編碼率2/3、碼長64800之檢查矩陣初始值表 © 之例之圖。 圖43係表示編碼率2/3、碼長64800之檢查矩陣初始值表 之例之圖。 圖44係表示編碼率2/3、碼長64800之檢查矩陣初始值表 之例之圖。 圖45係表示編碼率3/4、碼長16200之檢查矩陣初始值表 之例之圖。 圖46係表示編碼率3/4、碼長64800之檢查矩陣初始值表 之例之圖。 圖47係表示編碼率3/4、碼長64800之檢查矩陣初始值表 ' 之例之圖。 〜 圖48係表示編碼率3/4、碼長64800之檢查矩陣初始值表 之例之圖。 圖49係表示編碼率3/4、碼長64800之檢查矩陣初始值表 之例之圖。 133457.doc -124- 201010295 圖50係表示編碼率4/5、碼長16200之檢查矩陣初始值表 之例之圖。 圖51係表示編碼率4/5、碼長64800之檢查矩陣初始值表 之例之圖。 . 圖52係表示編碼率4/5、碼長64800之檢查矩陣初始值表 之例之圖。 • 圖53係表示編碼率4/5、碼長64800之檢查矩陣初始值表 之例之圖。 ❿ 圖54係表示編碼率4/5、碼長64800之檢查矩陣初始值表 之例之圖。 圖55係表示編碼率5/6、碼長16200之檢查矩陣初始值表 之例之圖。 圖56係表示編碼率5/6、碼長64800之檢查矩陣初始值表 之例之圖。 圖57係表示編碼率5/6、碼長64800之檢查矩陣初始值表 之例之圖。 圖58係表示編碼率5/6、碼長64800之檢查矩陣初始值表 之例之圖。 ， 圖59係表示編碼率5/6、碼長64800之檢查矩陣初始值表 , 之例之圖。 圖60係表示編碼率8/9、碼長16200之檢查矩陣初始值表 之例之圖。 圖61係表示編碼率8/9、碼長64800之檢查矩陣初始值表 之例之圖。 133457.doc -125- 201010295 圖62係表示編碼率8/9、碼長64800之檢查矩陣初始值表 之例之圖。 圖63係表示編碼率8/9、碼長64800之檢查矩陣初始值表 之例之圖。 圖64係表示編碼率8/9、碼長64800之檢查矩陣初始值表 · 之例之圖。 圖65係表示編碼率9/10、碼長64800之檢查矩陣初始值 表之例之圖。 圖66係表示編碼率9/10、碼長64800之檢查矩陣初始值 ❿ 表之例之圖。 圖67係表示編碼率9/10、碼長64800之檢查矩陣初始值 表之例之圖。 圖68係表示編碼率9/10、碼長64800之檢查矩陣初始值 表之例之圖。 圖69係表示編碼率1/4、碼長64800之檢查矩陣初始值表 之例之圖。 圖70係表示編碼率1/4、碼長64800之檢查矩陣初始值表 之例之圖。 圖71係表示編碼率1/3、碼長64800之檢查矩陣初始值表 、 之例之圖。 、 圖72係表示編碼率1/3、碼長64800之檢查矩陣初始值表 之例之圖。 圖73係表示編碼率2/5、碼長64800之檢查矩陣初始值表 之例之圖。 133457.doc -126- 201010295 圖74係表示編碼率2/5、碼長64800之檢查矩陣初始值表 之例之圖。 圖75係表示編碼率1/2、碼長64800之檢查矩陣初始值表 之例之圖。 . 圖76係表示編碼率1/2、碼長64800之檢查矩陣初始值表 之例之圖。 . 圖77係表示編碼率1/2、碼長64800之檢查矩陣初始值表 之例之圖。 ® 圖78係表示編碼率3/5、碼長64800之檢查矩陣初始值表 之例之圖。 圖79係表示編碼率3/5、碼長64800之檢查矩陣初始值表 之例之圖。 圖80係表示編碼率3/5、碼長64800之檢查矩陣初始值表 之例之圖。 圖81係表示編碼率1/4、碼長16200之檢查矩陣初始值表 之例之圖。 ❿ 圖82係表示編碼率1/3、碼長16200之檢查矩陣初始值表 之例之圖。 — 圖83係表示編碼率2/5、碼長16200之檢查矩陣初始值表 / 之例之圖。 圖84係表示編碼率1/2、碼長16200之檢查矩陣初始值表 之例之圖。 圖85係表示編碼率3/5、碼長16200之檢查矩陣初始值表 之例之圖。 133457.doc -127- 201010295 圖86係表示編碼率3/5、碼長16200之檢查矩陣初始值表 之例之圖。 圖87係說明從檢查矩陣初始值表求出檢查矩陣Η之方法 之圖。 圖88係表示碼位元之替換例之圖。 圖89係表示碼位元之替換例之圖。 圖90係表示碼位元之替換例之圖。 圖91係表示碼位元之替換例之圖。 圖92係表示BER之模擬結果之圖。 圖93係表示BER之模擬結果之圖。 圖94係表示BER之模擬結果之圖。 圖95係表示BER之模擬結果之圖。 圖96係表示碼位元之替換例之圖。 圖97係表示碼位元之替換例之圖。 圖9 8係表示碼位元之替換例之圖。 圖99係表示碼位元之替換例之圖。 圖100係表示碼位元之替換例之圖。 圖1 0 1係表示碼位元之替換例之圖。 圖1 02係表示碼位元之替換例之圖。 圖103係表示碼位元之替換例之圖。 圖104係表示碼位元之替換例之圖。 圖105係表示碼位元之替換例之圖。 圖106係表示碼位元之替換例之圖。 圖107係表示碼位元之替換例之圖。 133457.doc -128- 201010295 圖108 A、B係說明構成反交錯器53之多工器54之處理之 圖。 圖109係說明縱行扭轉反交錯器55之處理之圖。 圖110係表示接收裝置12之其他結構例之區塊圖。 圖111係表示可適用於接收裝置12之接收系統之第1結構 例之區塊圖。 圖112係表示可適用於接收裝置12之接收系統之第2結構 例之區塊圖。 圖113係表示可適用於接收裝置12之接收系統之第3結構 例之區塊圖。 【主要元件符號說明】 11 發送裝置 12 接收裝置 21 LDPC編碼部 22 位元交錯器 23 同位交錯器 24 縱行扭轉交錯器 25 解多工器 26 映射部 27 正交調變部 31 s己憶體 32 替換部 51 正交解調部 52 解映射部 133457.doc 201010295 53 反交錯器 54 多工器 55 縱行扭轉反交錯器 56 LDPC解碼部 300 分枝資料儲存用記憶體 301 選擇器 302 校驗節點計算部 303 循環移位電路 304 分枝資料儲存用記憶體 305 選擇器 306 接收資料用記憶體 307 可變節點計算部 308 循環移位電路 309 解碼字計算部 310 接收資料重排部 311 解碼資料重排部 401 匯流排 402 CPU 403 ROM 404 RAM 405 硬碟 406 輸出部 407 輸入部 408 通訊部 133457.doc -130- 201010295
409 磁碟機 410 輸出入介面 411 可移式記錄媒體 1001 反替換部 1002 記憶體 1011 同位反交錯器 1021 LDPC解碼部 1101 取得部 1102 傳送道解碼處理部 1103 資訊源解碼處理部 1111 輸出部 1121 記錄部 131 - 133457.doc

Claims (1)

  1. 201010295 十、申請專利範圍： 1. 一種資料處理裝置，其係將資料予以交錯，其中 包含同位交錯機構，其係施行將藉由進行LDPC編碼 所獲得之LDPC碼之同位位元交錯至其他同位位元之位 置之同位交錯，上述LDPC編碼係按照與LDPC (Low Density Parity Check :低密度同位檢查）碼之同位位元對 * 應之部分即同位矩陣為階梯構造之檢查矩陣者。 2. 如請求項1之資料處理裝置，其中 Φ 前述LDPC碼之同位位元之位元數Μ為質數以外之值， 設前述同位位元之位元數Μ之1及Μ以外之約數中之2 個約數且積成為前述同位位元之位元數Μ之2個約數為Ρ 及q， 前述LDPC碼之資訊位元之位元數為K， 0以上小於P之整數為X，及 0以上小於q之整數為y時， 前述同位交錯機構係將前述LDPC碼之第K+1至K+M個 ® 碼位元即同位位元其中之第K+qx+y+1個碼位元交錯至第 K+Py+x+1個碼位元之位置。 - 3.如請求項2之資料處理裝置，其中 , 進一步包含重排機構，其係於前述LDPC碼被以該 LDPC碼之2位元以上之碼位元作為1個符元發送之情況 下， 進行重排前述同位交錯後之LDPC碼之碼位元之重排 處理，以免與位在前述檢查矩陣任意1列之1所對應之複 133457.doc 201010295 數碼位元包含於同一符元。 4. 如請求項2之資料處理裝置，其中 前述LDPC碼係前述LDPC碼之檢查矩陣中之與前述 LDPC碼之資訊位元對應之部分即資訊矩陣為循環構造 之LDPC碼； 進一步包含重排機構，其係於橫列方向及縱行方向記 憶LDPC碼之碼位元之記憶機構之於前述縱行方向所寫 入而於前述橫列方向所讀出之前述LDPC碼之碼位元被 作為符元之情況下，進行縱行扭轉交錯以作為重排前述 LDPC碼之碼位元之重排處理；上述縱行扭轉交錯係於 前述記憶機構之前述縱行方向，就前述記憶機構之各縱 行進行前述LDPC碼之碼位元被寫入時之開始寫入位置 之變更。 5. 如請求項4之資料處理裝置，其中 前述LDPC碼之檢查矩陣中之前述同位矩陣係藉由與 前述同位交錯相當之行置換而成為前述同位矩陣之一部 分除外之部分為循環構造之擬似循環構造。 6. 如請求項5之資料處理裝置，其中 於前述LDPC碼之m位元之碼位元被作為1個符元之情 況下， 設前述LDPC碼之碼長為N位元，並且特定之正整數為 b時， 前述記憶機構於前述橫列方向記憶mb位元，並且於前 述縱行方向記憶N/(mb)位元； 133457.doc 201010295 前述LDPC碼之碼位元於前述記憶機構之前述縱行方 向寫入’其後於前述橫列方向讀出； 於前述記憶機構之前述橫列方向所讀出之^^位元之碼 位元被作為b個符元。 7. 如請求項1之資料處理裝置，其中 進-步包含替換機構’其係於前述LDpc碼被以該 LDPC碼之2位元以上之碼位元作& 元發送之情況 下， 4 以前述同位交錯後之LDPC碼之碼位元中構成前述同 位矩陣之前述階梯構造之與鄰接之i對應之同位位元不 會連續分配給符元所表示之2位元以上之中之錯誤概率 高之位元即弱勢位元之方式，進行替換成為!符元之2位 兀以上之碼位元位置之替換處理。 8. 如請求項7之資料處理裝置，其中 於橫列方向及縱行方向記憶LDPC碼之碼位元之記憶 機構之於前述縱行方向所寫人而於前述橫列方向所讀: 之前述同位交錯後之LDpc碼之2位元以上之碼位元被作 為1符元之情況下， 則述替換機構進行替換處理，其係週期地變更替換碼 位70位置之替換模式，並替換於前述記憶機構之前述橫 列方向所讀出之2位元以上之碼位元位置； 變更則述替換模式之變更週期係與前述同位位元之位 元數Μ之1及Μ以外之幼把山 ^ 元數。 約數中之1個約數Ρ為互質關係之符 133457.doc 201010295 9. 如請求項8之資料處理裝置，其中 前述LDPC碼係前述LDPC碼之檢查矩陣中與前述LDPC 碼之資訊位元對應之部分即資訊矩陣以360行之單位成 為循環構造之DVB-S.2之規格所規定之LDPC碼； 前述約數P係前述循環構造之單位即360 ; 前述替換機構係將前述變更週期作為與前述360為互 質關係之整數值c之符元數，進行前述替換處理。 10. 如請求項9之資料處理裝置，其中 與前述360為互質關係之整數值c為7。 11. 一種資料處理方法，其係將資料予以交錯之資料處理裝 置之資料處理方法；其中包含以下步驟： 前述資料處理裝置施行將藉由進行LDPC編碼所獲得 之LDPC碼之同位位元交錯至其他同位位元之位置之同 位交錯，上述LDPC編碼係按照與LDPC (Low Density Parity Check :低密度同位檢查）碼之同位位元對應之部 分即同位矩陣為階梯構造之檢查矩陣者。 133457.doc
TW97145360A 2007-11-26 2008-11-24 Data processing device and data processing method TW201010295A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007304689 2007-11-26
JP2007309914 2007-11-30

Publications (1)

Publication Number Publication Date
TW201010295A true TW201010295A (en) 2010-03-01

Family

ID=40678515

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97145360A TW201010295A (en) 2007-11-26 2008-11-24 Data processing device and data processing method

Country Status (2)

Country Link
TW (1) TW201010295A (zh)
WO (1) WO2009069620A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103339862A (zh) * 2010-12-28 2013-10-02 索尼公司 数据处理装置和数据处理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105099615B (zh) * 2014-05-22 2020-08-07 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN105376008A (zh) * 2014-08-13 2016-03-02 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN105450336A (zh) * 2014-08-29 2016-03-30 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织和映射方法及解交织解映射方法
CN105376030A (zh) * 2014-08-29 2016-03-02 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织和映射方法及解交织解映射方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4505953B2 (ja) * 2000-06-08 2010-07-21 ソニー株式会社 符号化装置及び符号化方法、並びに、復号装置及び復号方法
JP2005051469A (ja) * 2003-07-28 2005-02-24 Sony Corp 符号化装置および符号化方法、並びにプログラム
KR20060097503A (ko) * 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103339862A (zh) * 2010-12-28 2013-10-02 索尼公司 数据处理装置和数据处理方法
CN103339862B (zh) * 2010-12-28 2017-08-22 索尼公司 数据处理装置和数据处理方法
US10361724B2 (en) 2010-12-28 2019-07-23 Saturn Licensing Llc Data processing device and data processing method for improving resistance to error of data

Also Published As

Publication number Publication date
WO2009069620A1 (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
TWI377793B (zh)
KR102190377B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
TWI538415B (zh) Data processing device and data processing method
AU2014279263B2 (en) Data processing device, and data processing method
TWI410055B (zh) Data processing device, data processing method and program product for performing data processing method on computer
TWI497920B (zh) Data processing device and data processing method
KR102091888B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
KR102189466B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
EP3051702A1 (en) Data processing device and data processing method
KR102190362B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
CN105379126B (zh) 数据处理装置以及数据处理方法
KR102091889B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
EP3051704A1 (en) Data processing device and data processing method
TW200952349A (en) Data processing device and data processing method
EP3051705A1 (en) Data processing device and data processing method
EP3051703A1 (en) Data processing device and data processing method
KR102092172B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
TW201006137A (en) Encoding device and encoding method
KR102162907B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
EP3051706A1 (en) Data processing device and data processing method
KR20150117651A (ko) 데이터 처리 장치, 및 데이터 처리 방법
CA2941450C (en) Data processing device and data processing method
EP3051707A1 (en) Data processing device and data processing method
KR102240220B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20180133947A (ko) 데이터 처리 장치 및 데이터 처리 방법