TW200934133A - Delay-locked loop and method thereof - Google Patents
Delay-locked loop and method thereofInfo
- Publication number
- TW200934133A TW200934133A TW097126106A TW97126106A TW200934133A TW 200934133 A TW200934133 A TW 200934133A TW 097126106 A TW097126106 A TW 097126106A TW 97126106 A TW97126106 A TW 97126106A TW 200934133 A TW200934133 A TW 200934133A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- clock signal
- delay
- bits
- digital data
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000000872 buffer Substances 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 2
- 239000012556 adjustment buffer Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
200934133 九、發明說明: 【發明所屬之技術領域】 種t ==於一種延遲鎖定迴路,且特別是有關於 一種包含數位電路之延遲鎖定迴路。 【先前技術】 隨著半導體製程的進步,VLSIt路的操作頻率已大幅 增加》因此’電子設備需要升級他們的操作頻率,以跟上 不斷進步的半導ϋ製程。舉例來說,超高Μ㈣路,如 無線手機、光纖鏈接、微處理器以及系統級晶片(s〇c)等, 均已達到GHz的水平。 由於需要將眾多的電路整合在一個晶片内,故時脈信 號需要廣泛地分佈於整個晶片_,如此一來將會產生時脈 偏移的現象。例如,當一輸入時脈信號驅動晶片,由於晶 片内部時脈信號所經過的路徑長短不一,因此輸入時脈信 號與晶片内部時脈信號之間’以及晶片内部數個時脈信^ 之間會存在一個不確定的延遲時間,稱為時脈偏移(cl〇ck skew),此一時脈偏移現象會導致晶片的工作不正確。 為了使系統晶片上的所有時脈同步化以解決此一時脈 偏移問題’鎖相迴路(PLL )與延時鎖定迴路(DLL )中已 應用在許多超高速電路與系統。 第1圖係繪示一傳統延遲鎖定迴路方塊圖。延遲鎖定 迴路包括電壓控制延遲線107、相位檢測器1〇1、迴路渡波 器105 ’以及電荷幫浦(Charge pump)l〇3。相位檢測器ιοί 200934133 _輸人時脈信號與⑽時脈信號之_相位差。迴路渡 波器105通常包括一電容,此一電容係由電荷幫浦1〇3來 控制充放電。迴路遽波器1〇5用來減少高頻噪音並提供一 個直流信號給電壓控制延遲線1〇7。相位檢測器1〇1輸出 的,滞信號UP和領先信號⑽輸入至電荷幫浦1〇3,提供 電荷幫浦103依據來產生控制電壓VCTX,此控制電壓 VCTL係用來控制延遲線107。 當输出時脈信號被鎖定,控制電壓VCTL·會是常數且 電壓控制延遲線1〇7具有最佳延遲時間以及最佳延遲路 徑’使晶片上的所有時脈信號同步。 然而在這傳統的延時鎖定迴路當中,控制電壓VCTL 跟不上的相位檢測器所輸出變化迅速的遲滯信號UP以及 領先信號DN,使得電壓控制延遲線1〇7無法產生正確的延 遲時間’因此無法正確鎖定時脈信號,導致晶片上的電路 不穩定。 因此’需要一個新的延遲鎖定迴路和一穩定方法,能 ® 在高速電路中鎖定時脈信號,以使晶片上的電路正確穩定 地工作。 【發明内容】 因此本發明之一方面提供一種延遲鎖定迴路,能在高 速電路中正確地鎖定時脈信號,使晶片上的電路能夠正 確、穩定地工作》 根據本發明之一實施例,延遲鎖定迴路包括一相位檢 200934133 測器、一移位暫存器、一數位濾波器、一數位類比轉換器、 一偏壓電路以及一延遲電路。相位檢測器依據一輸入時脈 信號與一回授時脈信號之相位差,產生一遲滯信號以及一 領先信號。移位暫存器依據此遲滯信號以及領先信號產生 一教位資料,此數位資料之一位元為邏輯一。 數位濾波器依據數位資料產生一選擇信號,其中數位 資料的位元數為選擇信號的整數倍。數位類比轉換器將選 擇信號轉換為一偏壓電壓,並由偏壓電路依據偏壓電壓產 生一第一控制電壓以及一第二控制電壓,接著由延遲電路 依據第一控制電壓以及第二控制電壓產生回授時脈信號。 本發明之另一方面提供一種時脈信號鎖定方法,能在 高速電路中正確地鎖定時脈信號,使晶片上的電路能夠正 確、穩定地工作。 根據本發明之另一實施例,時脈信號鎖定方法之步驟 包括偵測一輸入時脈信號與一回授時脈信號之一相位差; 依據此相位差產生一相位指標信號,並將相位指標信號轉 換為一數位資料’其中此數位資料之一位元為邏輯一。接 著將數位資料分為複數個資料組,其中各個資料組輸出選 擇信號之一位元,此選擇信號之總位元數小於數位資料之 總位元數;然後依據此選擇信號產生一偏壓電壓,以調整 一延遲時間。 根據上述實施例,延遲鎖定迴路之數位濾波器降低了 相位檢測器所輸出的相位指標信號的頻率,使數位類比轉 換器所輸出的電壓控制信號能夠跟上相位指標信號的頻 200934133 率,如此一來,便能夠即時地調整延遲時間,因而能在高 速電路中正確地鎖定時脈信號,以使晶片上的電路穩定正 確地工作。 【實施方式】 請參照第2圖,其係繪示本發明一實施例之延遲鎖定 迴路方塊圖。延遲鎖定迴路包括相位檢測器201、移位暫存 器203、數位濾波器205、數位類比轉換器207、偏壓電路 ❹ 209以及延遲電路211。 相位檢測器201依據輸入時脈信號CKIN與回授時脈 信號CKO之相位差來產生遲滯信號UP以及領先信號DN。 移位暫存器203依據遲滞信號UP以及領先信號DN產生數 位資料213,其中數位資料213之數位元中僅一位元為邏輯 一(logic 1)。數位濾波器205依據Μ位元的數位資料213 產生一 Ν位元的選擇信號215,其中數位資料213的位元 數Μ為選擇信號215位元數Ν的整數倍。 ❿ 數位類比轉換器207將選擇信號215轉換為偏壓電壓 VCTL,偏壓電路209則依據偏壓電壓VCTL產生第一控制 電壓VBP以及第二控制電壓VBN。延遲電路211依據第一 控制電壓VBP以及第二控制電壓VBN產生回授時脈信號 CK0。 請參照第3圖,其係繪示本發明一實施例之數位濾波 器示意圖。數位濾波器205包括數個或閘(ORgate)301,各 個或閘301接收數位資料213之至少兩位元,並輸出選擇 200934133 信號之一位元。在此第3圖的數位濾波器2〇5中,數位資 料213之總位元數是選擇信號215總位元數的四倍。 舉例來說’若移位暫存器203包括256個正反器 (flip-flop)並輸出256位元之數位資料,則數位濾波器2〇5 需要輸出64位元的選擇信號215,因此數位濾波器205會 需要64個或閘301,各個或閘301接收數位資料213的4 個位元’並輸出選擇信號215的1個位元。 當或閘301之输入端有一為邏輯1時,或閘3〇1會輸 出邏輯1’只有當或閘301之所有輸入端均為邏輯〇時,或 閘301才會輸出邏輯〇。由於所有(64個)或閘3〇1所接收之 數位資料213僅有一位元為邏輯1,因此只有接收到此邏輯 1位元之或閘301才會輸出邏輯1,直至此邏輯1移位至下 一或閘301為止,才改為輸出邏輯換言之,只有當邏輯 1之位元移位四次之後,選擇信號215(即所有或閘301之 輸出)才會改變。因此,選擇信號215的改變頻率會降低為 數位資料213的四分之一。 由於選擇信號215的改變頻率降低,依據選择信號215 而產生的偏壓電壓VCTL以及隨之改變的控制信號νΊΒΡ、 VBN就有足夠的時間來改變它們的狀態,因此能夠正確地 產生輸出時脈信號CK0,延遲鎖定迴路能夠正常穩定地工 作’並正確地鎖定時脈信號。 請參照第4圖,其係續·示本發明一實施例之數位類比 轉換器示意圖。數位類比轉換器207包括電性串接的電阻 Rl、R2、R3…Rn »選擇信號215所控制的開關SI、S2.·. 200934133
Sn用來選擇電阻R1、R2、R3...Rn,以分壓供應電壓VDD來 產生偏壓電壓VCTL。例如,如果只有開關S1導通,那麼 偏壓電壓 VCTL· 等於 〇%1 + /?2+ ° 請參照第5圖,其係繪示本發明一實施例之延遲電路 示意圖。延遲電路211包括數個電性串接的緩衝器501,每 一緩衝器501輸出回授時脈信號CKO的一位元,各個位元 的迴授信號之間存在相位差,第η個回授時脈信號CKO[n] 與第1個回授時脈信號CKO[l]之間存在最大相位差。各個 ® 緩衝器501的延遲時間受控於第一控制電壓VBP以及第二 控制電壓VBN。 由於第一控制電壓VBP以及第二控制電壓VBN係由 偏壓電路209依據偏壓電壓VCTL來產生,因此緩衝器501 的延遲時間也會跟著偏壓電壓VCTL改變。舉例來說,如 果回授時脈信號CKO[l]落後輸入時脈信號CKIN,則遲滯 信號UP以及領先信號DN會分別為邏輯1與邏輯0。如此 一來,偏壓電壓VCTL以及第一控制電壓VBP會上升,第 © 二控制電壓VBN以及緩衝器501的延遲時間則會下降,使 得回授時脈信號CKO[l]能夠跟上輸入時脈信號CKIN。 另一方面,若回授時脈信號CKO[l]領先輸入時脈信號 CKIN,則遲滯信號UP以及領先信號DN會分別為邏輯0 與邏輯1。如此一來,偏壓電壓VCTL以及第一控制電壓 VBP會下降,第二控制電壓VBN以及緩衝器501的延遲時 間則會上升,使得回授時脈信號CKO[l]能夠減缓至與輸入 時脈信號CKIN同步。 200934133 ❹ ❹ 請參照第6圖,其係繪示本發明一實施例之時脈信號 鎖定方法流程圖。此方法首先檢測輸入時脈信號和回授時 脈信號之間的相位差來產生領先/遲滞信號(步驟1 ),然 後將領先/遲滯信號轉變成數位資料,此只數位資料有j位 元為邏輯1 (步驟603)。在步驟603中,係採用移位暫存 器來轉換領先/遲滯信號。移位暫存器包括數個正反器 (flip-flop),如256個正反器,這些正反器係由領先/遲滯信 號控制何者應該輸出邏輯1。 當數位資料已產生,時脈信號鎖定方法會繼續將數位 資料分為多個資料群組(步驟605),其中各資料群組輸出 選擇信號的1位元,使得選擇信號的位元數小於數位資料 的位元數。在此步驟605當中,可採用或閘(〇R_gate)來進 行分組,其中各個或閘301接收數位資料的至少其中兩位 兀,並輸出選擇信號之一位元β藉著或閘來進行分組,可 以使得選擇信號的變化頻率小於數位資料的變化頻率。 接著,時脈信號鎖定方法會依據選擇信號來產生偏壓 電壓並調整緩衝器的延遲時間(㈣6G7>緩衝器接收輸 入時脈信號並產生回授時脈信號。舉例來說,#回授時脈 信號落後輸人時脈信號,緩衝器的延遲時間會下降,當回 授時脈信號領先輸人時脈信號,緩衝器的延遲時間則會增 加0 根據上述實施例,藉由將與時脈信號相位差大小相關 的數位資料分組,可使調整緩衝器延遲時_偏壓電壓/控 制電壓有足夠的時間改變狀態來回應時脈信號之間 11 200934133 差,因此能使延遲鎖定迴路保持穩定,並正確地鎖定時脈 信號。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何在本發明所屬技術領域中具有通常知 識者,在不脫離本發明之精神和範圍内,當可作各種之更 動與潤飾,因此本發明之保護範圍當視後附之申請專利範 圍所界定者為準。 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、優點與實施例 能更明顯易懂,所附圖式之詳細說明如下: 第1圖係緣示一傳統延遲鎖定迴路方塊圖。 第2圖係繪示本發明一實施例之延遲鎖定迴路方塊圖。 第3圖係繪示本發明一實施例之數位濾波器示意圖。 第4圖係繪示本發明一實施例之數位類比轉換器示意 圖。 、 第5圖係繪示本發明一實施例之延遲電路示意圖。 第6圖係繪示本發明一實施例之時脈信號鎖定方法流 【主要元件符號說明】 101 :相位檢測器 105 :迴路濾波器 201 :相位檢測器 103 :電荷幫浦 107 :電壓控制延遲線 203 :移位暫存器 12 200934133 205 :數位濾波器 209 :偏壓電路 213 :數位資料 301 :或閘 601-607 :步驟 S1〜Sn :開關 207 :數位類比轉換器 211 :延遲電路 215 :選擇信號 501 :缓衝器 R1〜Rn :電阻 ❹
13
Claims (1)
- 200934133 十、申請專利範園: 1· 一種延遲鎖定迴路,包含: 一相位檢測器,依據一輸入時脈信號與一回授時脈信 號之相位差產生一遲滞信號以及一領先信號; 一移位暫存器,依據該遲滞信號以及該領先信號產生 一數位資料,其中該數位資料之一位元為邏輯一; 一數位濾波器,依據該數位資料產生一選擇信號,其 中該數位資料位元數為該還擇信號位元數的整數倍; 一數位類比轉換器,將該選擇信號轉換為一偏壓電壓; 一偏壓電路,依據該偏壓電壓產生一第一控制電壓以 及一第二控制電壓;以及 一延遲電路,依據該第一控制電壓以及該第二控制電 壓產生該回授時脈信號。 2. 如申請專利範圍第1項所述之延遲鎖定迴路,其中 該數位據波器包含複數個或閘,各個或閘接收該數位資料 之至少兩位元,並輸出該選擇信號之一位元。 3. 如申請專利範圍第1項所述之延遲鎖定迴路,其中 該數位資料位元數為該選擇信號位元數的四倍。 4·如申請專利範圍第1項所述之延遲鎖定迴路,其中 該移位暫存器包含256個正反器’以輸出256位元之該數 位資料。 200934133 圍第4項所述之延遲鎖定迴路,其 該數位濾波器包含64彻Α 、 或閘’以輸出64位元的該選擇信 6.如申咐專利範圍帛所述之延遲鎖定迴路,其中 該數位類比轉換器包含複數個電性串接之電阻,該些電阻 係由該選擇信號選擇以分壓-供應電壓,藉以產生該偏 ^ 壓電壓。 7·如申凊專利範圍第1項所述之延遲鎖定迴路,其中 該延遲電路包含複數個電性串接的緩衝器,各個緩衝器輸 出該回授時脈信號之一位元。 8. 如申請專利範圍第7項所述之延遲鎖定迴路,其中 該第一控制電壓以及該第二控制電壓係控制各個緩衝器的 β 延遲時間》 9. 如申請專利範圍第8項所述之延遲鎖定迴路,其中 第一控制電壓以及該第二控制電壓係於該回授時脈信號落 後該輪入時脈信號時,縮短各個緩衝器的延遲時間。 10·如申請專利範圍第8項所述之延遲鎖定迴路,其 中第一控制電壓以及該第二控制電壓係於該回授時脈信號 15 200934133 領先該輸入時脈信號時,延長各個緩衝器的延遲時間β 11. 一種時脈信號鎖定方法,包含: 偵測一輸入時脈信號與一回授時脈信號之一相位差; 依據該相位差產生一相位指標信號; 將該相位指標信號轉換為一數位資料,其中該數位資 料之一位元為邏輯一; 將該數位資料分為複數個資料組,其中各個資料組係 輸出一選擇信號之一位元,且該選擇信號位元數小於該數 位資料位元數;以及 依據該選擇信號產生一偏壓電壓,以調整一延遲時間。 12.如中請專利範圍第u項所述之時脈信號鎖定方 法’其中係由複數個或閘接收該數位資料並輸出該選擇信 號,各個或閉接收該數位資料之至少兩位元並輸出該選擇 信號之一位元* 13’如申π專利範圍第u項所述之時脈信號鎖定方 法,其中係由-移位暫存器接收該相位指標信號以產生該 14.如申請專利範圍第u項所述之時脈信號鎖定方 法’其t該選擇㈣係用以控制複數個開關以連接複數個 電阻端點的其中之-,藉以錢—供應電壓以產生該偏壓 16 200934133 電壓。 法,其中/請專利範圍第11項所述之時脈信號鎖定方 作辦祐▲Γ、有該延遲時間之—緩衝器接收該輸入時脈 號並產生該回授時脈信說。 6.如中請專利範圍第15項所述之時脈信號鎖定方 、、其中^該回授時脈仏號落後該輸入.時脈信號時,縮短 =緩衝器的延遲時間,當該回授時脈信號領先該輸入時脈 信號時,延長該緩衝器的延遲時間。17
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/010,530 US7692462B2 (en) | 2008-01-25 | 2008-01-25 | Delay-locked loop and a stabilizing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200934133A true TW200934133A (en) | 2009-08-01 |
TWI338454B TWI338454B (en) | 2011-03-01 |
Family
ID=40898596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097126106A TWI338454B (en) | 2008-01-25 | 2008-07-10 | Delay-locked loop and method thereof |
Country Status (3)
Country | Link |
---|---|
US (1) | US7692462B2 (zh) |
CN (1) | CN101494456B (zh) |
TW (1) | TWI338454B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101169210B1 (ko) * | 2009-02-13 | 2012-07-27 | 주식회사 실리콘웍스 | 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치 |
KR101858471B1 (ko) * | 2011-12-22 | 2018-05-17 | 에스케이하이닉스 주식회사 | 지연고정루프 |
KR101327221B1 (ko) * | 2012-07-06 | 2013-11-11 | 주식회사 실리콘웍스 | 클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법 |
US8598929B1 (en) * | 2012-10-31 | 2013-12-03 | Intel Mobile Communications GmbH | Bitwidth reduction in loop filters used for digital PLLS |
TWI539755B (zh) * | 2014-12-19 | 2016-06-21 | 國立交通大學 | 讀出系統 |
US9729157B2 (en) * | 2015-02-13 | 2017-08-08 | Macom Technology Solutions Holdings, Inc. | Variable clock phase generation method and system |
CN111179987B (zh) * | 2019-12-11 | 2022-03-29 | 深圳市国微电子有限公司 | 3d堆叠存储器、时钟偏斜消除方法及时钟偏斜消除电路 |
US11483510B2 (en) * | 2021-03-21 | 2022-10-25 | Shenzhen GOODIX Technology Co., Ltd. | Digital serial read-out architecture |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4003052A (en) * | 1975-12-15 | 1977-01-11 | United Technologies Corporation | Digital prefilter for clutter attenuation in MTI radars |
US4047097A (en) * | 1976-04-15 | 1977-09-06 | Westinghouse Electric Corporation | Apparatus and method for transient free energization and deenergization of static VAR generators |
US4532495A (en) * | 1978-02-24 | 1985-07-30 | Votrax, Inc. | Speech digitization system |
JP3158414B2 (ja) * | 1990-06-25 | 2001-04-23 | 日本電気株式会社 | エコーキャンセラ |
US5375148A (en) * | 1993-03-01 | 1994-12-20 | Motorola, Inc. | VCO bias generator in a phase lock loop |
KR960013048B1 (ko) * | 1994-05-17 | 1996-09-25 | 엘지반도체 주식회사 | 디지탈/아날로그 변환기의 오차 보상회로 |
KR0181165B1 (ko) * | 1995-06-29 | 1999-04-01 | 김광호 | 유한장 임펄스응답 필터 및 그 필터링 방법 |
US5661673A (en) * | 1995-08-31 | 1997-08-26 | National Semiconductor Corporation | Power efficient booth multiplier using clock gating |
US6067363A (en) * | 1996-06-03 | 2000-05-23 | Ericsson Inc. | Audio A/D convertor using frequency modulation |
JP4083861B2 (ja) * | 1998-03-06 | 2008-04-30 | 株式会社日立国際電気 | ディジタル信号伝送装置 |
US6112218A (en) * | 1998-03-30 | 2000-08-29 | Texas Instruments Incorporated | Digital filter with efficient quantization circuitry |
JP3207392B2 (ja) * | 1998-09-11 | 2001-09-10 | 沖電気工業株式会社 | データ格納制御回路 |
US7110482B2 (en) * | 2000-12-29 | 2006-09-19 | Lockheed Martin Corporation | Method and apparatus for tracking invalid signals through a digital system |
WO2002073230A2 (en) * | 2001-03-14 | 2002-09-19 | Mercury Computer Systems, Inc. | Wireless communications methods and systems for short-code and other spread spectrum waveform processing |
US6486818B1 (en) * | 2001-07-26 | 2002-11-26 | Maxim Integrated Products, Inc. | Segmented resistor string digital-to-analog converters |
US20030043950A1 (en) * | 2001-09-04 | 2003-03-06 | Hansen Eric J. | Phase-locked loop frequency synthesizer with two-point modulation |
US6545545B1 (en) * | 2001-09-10 | 2003-04-08 | Micrel, Incorporated | Voltage-controlled oscillator frequency auto-calibrating system |
KR100468727B1 (ko) * | 2002-04-19 | 2005-01-29 | 삼성전자주식회사 | 지연 동기 루프의 지연 라인 제어 회로 |
US7206798B1 (en) * | 2002-07-30 | 2007-04-17 | Adaptec, Inc. | Apparatus and method for programmable dual stage digital filter |
JP3859624B2 (ja) * | 2003-07-31 | 2006-12-20 | エルピーダメモリ株式会社 | 遅延回路と遅延同期ループ装置 |
JP4376076B2 (ja) * | 2004-01-30 | 2009-12-02 | 富士通マイクロエレクトロニクス株式会社 | D/a変換器および半導体装置 |
US6980042B2 (en) * | 2004-04-05 | 2005-12-27 | Micron Technology, Inc. | Delay line synchronizer apparatus and method |
US7024324B2 (en) * | 2004-05-27 | 2006-04-04 | Intel Corporation | Delay element calibration |
US7019550B2 (en) * | 2004-06-29 | 2006-03-28 | Intel Corporation | Leakage testing for differential signal transceiver |
US8067966B2 (en) * | 2004-11-30 | 2011-11-29 | Agere Systems Inc. | Voltage controlled delay loop and method with injection point control |
CN1815892B (zh) * | 2005-01-31 | 2011-09-28 | 瑞昱半导体股份有限公司 | 一种检测相位误差并产生控制信号的电路 |
US7634039B2 (en) * | 2005-02-04 | 2009-12-15 | True Circuits, Inc. | Delay-locked loop with dynamically biased charge pump |
US7425858B1 (en) * | 2005-09-16 | 2008-09-16 | Advanced Micro Devices, Inc. | Delay line periodically operable in a closed loop |
US7400181B2 (en) * | 2005-09-30 | 2008-07-15 | Agere Systems Inc. | Method and apparatus for delay line control using receive data |
KR101125018B1 (ko) * | 2005-12-12 | 2012-03-28 | 삼성전자주식회사 | 디지털 지연셀 및 이를 구비하는 지연 라인 회로 |
KR100667595B1 (ko) * | 2005-12-29 | 2007-01-11 | 삼성전자주식회사 | 가변 길이 디코더 |
US20090070654A1 (en) * | 2006-02-09 | 2009-03-12 | International Business Machines Corporation | Design Structure For A Processor System With Background Error Handling Feature |
KR100795007B1 (ko) * | 2006-06-27 | 2008-01-16 | 주식회사 하이닉스반도체 | 동기회로의 지연 장치 및 그 제어방법 |
US7495518B1 (en) * | 2007-07-05 | 2009-02-24 | Matsushita Electric Industrial | Automatic radio frequency feedback calibration circuit |
JP2009135673A (ja) * | 2007-11-29 | 2009-06-18 | Elpida Memory Inc | 遅延調整回路 |
US20090146705A1 (en) * | 2007-12-05 | 2009-06-11 | Chih-Haur Huang | Delay locked loop circuit and method for eliminating jitter and offset therein |
US20090146704A1 (en) * | 2007-12-05 | 2009-06-11 | Chih-Haur Huang | Delay locked loop circuit and method for eliminating jitter and offset therein |
-
2008
- 2008-01-25 US US12/010,530 patent/US7692462B2/en active Active
- 2008-07-10 TW TW097126106A patent/TWI338454B/zh not_active IP Right Cessation
- 2008-07-25 CN CN2008101337178A patent/CN101494456B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7692462B2 (en) | 2010-04-06 |
TWI338454B (en) | 2011-03-01 |
US20090189656A1 (en) | 2009-07-30 |
CN101494456B (zh) | 2011-06-15 |
CN101494456A (zh) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10511312B1 (en) | Metastable-free output synchronization for multiple-chip systems and the like | |
US6867627B1 (en) | Delay-locked loop (DLL) integrated circuits having high bandwidth and reliable locking characteristics | |
US8995598B2 (en) | Low jitter clock recovery circuit | |
TWI338454B (en) | Delay-locked loop and method thereof | |
US20020079937A1 (en) | Digital delay locked loop with wide dynamic range and fine precision | |
EP1903712B1 (en) | Signal interleaving for serial clock and data recovery | |
US6275555B1 (en) | Digital delay locked loop for adaptive de-skew clock generation | |
KR100644127B1 (ko) | 무한의 위상 이동 기능을 가지는 전압 제어 지연 라인을기반으로 하는 듀얼 루프 디엘엘 | |
US7782103B2 (en) | Phase adjustment circuit | |
KR100728301B1 (ko) | 디지털로 제어 가능한 다중 위상 클럭 발생기 | |
US20090278574A1 (en) | Frequency Divider, Frequency Dividing Method Thereof, and Phase Locked Loop Utilizing the Frequency Divider | |
TWI469524B (zh) | 一種具有低時脈抖動之時脈產生裝置與相關方法 | |
US7151398B2 (en) | Clock signal generators having programmable full-period clock skew control | |
US20090189657A1 (en) | Delay locked loop circuit and method for eliminating jitter and offset therein | |
US7088158B2 (en) | Digital multi-phase clock generator | |
US6998897B2 (en) | System and method for implementing a micro-stepping delay chain for a delay locked loop | |
US7570093B1 (en) | Delay-locked loop and a delay-locked loop detector | |
Seo et al. | A 5-Gbit/s Clock-and Data-Recovery Circuit With 1/8-Rate Linear Phase Detector in 0.18-${\rm\mu}\hbox {m} $ CMOS Technology | |
US6977539B1 (en) | Clock signal generators having programmable full-period clock skew control and methods of generating clock signals having programmable skews | |
KR100672033B1 (ko) | 두 개의 입력 기준 클럭을 가지는 지연동기루프회로, 이를포함하는 클럭 신호 발생 회로 및 클럭 신호 발생 방법 | |
Bae et al. | A low-power dual-PFD phase-rotating PLL with a PFD controller for 5Gb/s serial links | |
US20030099319A1 (en) | Expanded comparator for control of digital delay lines in a delay locked loop or phase locked loop | |
US20240072812A1 (en) | Synchronous alignment of multiple high-speed dividers | |
US20040136483A1 (en) | Clock recovery method by phase selection | |
KR100739957B1 (ko) | 고속 반도체 메모리 장치의 입력 신호들의 지터 및 스큐를감소시키는 호스트 인터페이스 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |