TW200828465A - Methods for fabricating semiconductor structures and probing dies - Google Patents

Description

200828465 九、發明說明： 【發明所屬之技術領域】 本發明係關於積體電路，特別是關於三維 (three-dimensiona卜3D)積體電路，且更特別是關於一種 具有貫穿石夕栓塞(through-silicon vias)之三維積體電路。 【先前技術】 鑑於積體電路之發明，由於持續的改善多種不同電 f 子元件（例如電晶體、二極體、電阻、電容等）之積體密度， 半導體工業已經歷了迅速之成長。積體密度的改善主要 的來自於最小元件尺寸之降低，其進而允許了於一特定 區域内之更多元件的積集。 如此之改良於本質上屬於二維之範疇，積體元件所 佔據之體積係大體位於半導體晶圓之表面。雖然微影技 術上已有極大的改善，並使得二維之積體電路型態獲得 可觀的改善，然而實際上仍存在有於二維型態下無法達 、成之限制。其中限制之一為製造元件之最小尺寸。再者， 當於晶片上設置更多裝置時，便需要更複雜之設計情形。 另一限制來自於隨著裝置數量的增加所導致之顯著 的介於裝置間之内連物（interconnects)的增加。當内連物 之長度與數量增加，阻容延遲效應（RC delay)與電源損耗 (power consumption)亦因而增力口。 因此，便發展出了所謂之三維積體電路（3D 1C)，以 解決前述之限制。於習知之三維積體電路的製作中，首 0503-A3281 lTWF/ShawnChang 5 200828465 先提供分別包括一積體電路之兩片晶圓。接著則接合上 述兩晶圓並分別使得其内之裝置對準。接著於此二晶圓 内分別形成通往其上之内連物之深介層物（deep vias)。 藉由三維積體電路技術可達成極高之裝置密度，且 可解結合最多至六層之晶圓。如此，可顯著地降低所需 之總繞線長度。所使用之介層物的數量亦可降低。因此， 二維積體電路技術具有成為下個世代之主流技術之潛 力0 習知形成三維積體電路之技術亦包括晶粒至晶圓 (die-to-wafer)連結之技術，其係將經分割之晶粒連結於一 共用晶圓上。如此之晶粒至晶圓連結技術的優點在於上 述晶粒之尺寸可小於位於晶圓上晶片之尺寸。 近年來’貫穿石夕栓塞(through-silicon vias)，或稱為 貫穿晶圓矽栓塞(through-wafer vias)，已逐漸地應用作為 二維積體電路之施行方式之一。第丨圖繪示了包括貫穿 梦检塞之一習知三維積體雷跋，廿丄+ . 不貝’其中底晶圓2係連結於 頂晶圓4。上述底晶圓2與頂R曰问1、 曰π 1 貝曰曰® 4分別包括有積體電路 (未頒不）。於底日日圓2内之積糾 。+ 、艰電路係透過内連結構6盥 8而連結位頂晶圓4内之積體％ 領収t路。於晶圓2盥4内之積 體電路則更透過貫穿石夕栓塞U円之和 1圖所示之結構通常稱為具有:連結外部鲜塾12。如第 -結構，說明了外部銲塾12係介:上#塾(PadS*t〇P)之 、s # θ %成於堆疊晶圓之頂部上〇 通常，於切刎堆璺晶圓之< %曰4 s u 別，係藉由探針頭16測試 位於堆璺晶圓内之各晶片。於 、曰曰圓階段技術之晶片測試 0503-A3281 lTWF/ShawnChang 200828465 :::判定:曰曰圓上之晶片品質。晶片於自晶圓切割而成 而僅有通過探針測試之晶片可被封裝。 早先:皆，内判定出問題晶片，因而可省去部分封 衣費用。如弟1圖所示夕4士 镇外π ^明不之結構内，由於底晶圓2未經過 削匕，巧所㈣構足以承"試程序。 Ρ返者局禮、度積體雷^ 4> , 之晶圓/晶粒之膜層在—：=，堆疊更多 ^ ^在起，因而得到了如第2圖所示之 :上。吉構中，晶粒22與24係堆疊於底晶圓20 ^ 了二 24與底晶圓2〇皆包括積體電路。 成有貫穿梦栓塞26,於底晶圓2〇内 執二牙石夕=基28且貫穿石夕栓塞28連結於銲墊 ，、干 上則安裝有球栅陣列凸塊32。 :!，常稱之為位於底部上之銲墊結構。：二=: :基僅形成於經薄化之晶圓内，需= 化0如此於晶Μ、、目丨1钟。士 W ^而、、、工過缚 日π ik、u θ “ β守，結構將顯的過薄。舉例來說， ;Γ3=有厂約1密耳—之厚度，而底晶… 有、、句3始耳之一厚度。如晶 、 積集度之積體電路的優點。铁而，二：有建構出高 約5密耳之總厚度不夠厚，^可^晶f、測試而言， 結構的破t。^㈣造成堆疊 較佳地具有大於19密耳之_ 、 構 對於堆疊結構之需求上衝突造成了矛/、。耳之—總厚度。 如此，便需要-種用於形成具有貫穿石夕栓塞之三維 0503-Α32811 TWF/ShawnChai ng 200828465 積體電路之結構及製造方法，以滿足製程之可靠度與高 積集程度。 【發明内容】 有鑑於此，本發明提供了一種半導體結構之製造方 法以及測試晶片之方法。 依據一實施例，本發明之半導體結構之製造方法， 包括： 提供一堆疊結構，該堆疊結構具有一第一侧與相對 該第一侧之一第二侧。黏附一握持晶圓於該堆疊結構之 該第二侧上；施行一晶片測試程序；以及分離該握持晶 圓與該堆疊結構。該堆疊結構包括一基底、位於該基底 内之複數個貫穿矽栓塞，以及連結該些貫穿矽栓塞之複 數個凸塊底金屬層，其中該些凸塊底金屬層係位於該堆 疊結構之該第一侧之上。 根據另一實施例，本發明之半導體結構之製造方 法，包括： 提供包括一基底、位於該基底上之一内連結構、以 及位於該内連結構上之複數個第一銲墊之一底晶圓；連 結複數個第一晶粒於該底晶圓上，其中該些第一晶粒分 別包括複數個第一貫穿矽栓塞以及連結於該些貫穿矽栓 塞之複數個第二銲墊，其中該些第一銲墊分別連結於該 些第二銲墊之一；形成複數個第二貫穿矽栓塞於該底晶 圓之該基底内；形成複數個凸塊底金屬層於該底晶圓之 0503-A32811 TWF/Shawn Chang 8 200828465 —第一側上，其中該些底金屬層係連結於該些第二貫穿 矽栓塞，·設置複數個凸塊於該些凸塊底金屬層之上；、黏 附一握持晶圓於該些第-晶粒之上，其中該握持晶圓與 該，晶圓係位於該些第-晶粒之對稱側上；施行一晶片 測試程序， ·分離該握持晶圓；以及切割該底晶圓。 根據另一實施例，本發明之測試晶粒之方法，包括： 提供一堆疊結構，該堆疊結構具有少於用於一晶片 j程序所需厚度之-第-厚度，其中該堆疊結構包括 =圓，一握持晶圓與該堆疊結構，以增加該堆 二、:之f厚*至大於該晶片測試程序所需厚度之一 二度；測試該堆疊結構上之複數個晶粒；分離該握 寸曰曰圓，㈣該堆疊結構絲複數個晶粒。 更明ίΐί本發明之上述和其他目的、特徵、和優點能 I 1’下文特舉—較佳實施例，ϋ配合所附圖示， 作砰細說明如下： 【實施方式】 本發明之實施例將藉由下文並配合第 列剖面圖示加以說明，…圖分別顯示了二4 形。於上述各圖示與實施例中二 號代表了相同之元件。 ’、 ，^第3圖，綠示了一晶粒40,晶粒4 一半導體晶圓（夫鞀+、L α 疋、、、口於 〜上。日日粒40包括了 一半導體基底 0503-A32811TWF/ShawnChang 200828465 43,其中於半導體基底43之表面上則形成有積體電路（未 顯示）。半導體基底43可為矽材質或如矽鍺（SiGe)或如三 五（III-V)族元素之化合物材料之其他半導體材料。於半導 體基底43内亦形成有數個插拴42，且此些插拴42分別 實體接觸了内連結構44與積體電路。更精確的說’插检 42實體地連結於内連結構44内之接觸插拴。如習知所 知，内連結構44包括複數個金屬化層，金屬化層在此係 圖示為形成於數個介電層内之金屬内連物46。 插拴42較佳地係於積體電路與内連結構44形成之 前形成。插拴42的形成包括蝕刻半導體基底43以於其 内形成開口，以及於開口内填入適當材料等步驟。上述 I虫刻可為電漿辅助之一乾#刻。或者，開口可藉由雷射 鑽孔（laser drilling)等方式所形成。接著於開口内填入相 對於半導體基底43具有不同蝕刻性質之材料，填入之材 料較佳地為一介電材料。晶粒40更包括位於内連結構44 之上之銲墊48，而銲墊48則藉由内連結構44而連結積 體電路。 銲墊48可包括如銅、鎢、與鋁等金屬，如銅錫、金 錫、銦金、鉛錫等合金以及上述材料之組合物。形成内 連結構44與銲墊48之製程為習知，故在此不重複說明。 熟悉此技藝者可以理解的是晶粒40之形成較佳地係製作 於晶圓之一部並於内連結構44與銲墊48形成後自晶圓 切割而得到。 請參照第4圖，晶粒40經上下顛倒的覆晶設置並對 0503-A3281 lTWF/ShawnChang 10 200828465 應晶圓50而設置。為了簡化圖式，在此僅繪示了晶圓50 内之晶粒52與54，晶圓50仍包含複數個相同之晶粒。 晶粒52與54分別包括形成於晶圓50之基底502之表面 的積體電路（未顯示）。於第4圖内，晶粒40係面對晶粒 52設置，而包括相同於晶粒40之結構之另一晶粒41則 面對晶粒54而設置。於晶圓50内之複數個晶粒較佳地 係連結於至少一晶粒，但可能連結多個晶粒。如此連結 情形通稱為一晶粒至晶圓（die-to-wafer)連結情形。相似於 晶粒40’晶粒52與54之内亦分別可包括積體電路，並 可能採用直接銅連結（亦稱之為銅至銅連結，雖然銲墊48 與56可能包括除了銅之外的其他元素）而形成連結。第4 圖亦繪示了形成於晶圓50内之插拴55，其中插拴55亦 用於形成貫穿矽栓塞之用。 第5圖顯示了於晶粒40與41間之空間内填入塗層 58後之情形。上述填入材料較佳地為半透明 (semi-transparent)材料，且較佳地為透明（transparent)材 ^ 料，因此形成於晶圓50上之記號可穿透塗層58而辨識。 塗層58之材料例如為環氧樹脂、聚亞醯胺及上述材料之 組合物。形成塗層58之方法包括旋轉塗佈、浸入（dipping) 等方式或上述方式之組合。較佳地，塗層5 8夠縝密以使 得其具有防水氣與化學品等特性，免於水氣與化學品等 穿透並抵達晶粒4 0與41處。 請參照第6圖，接著化學機械研磨以移除塗層58與 各晶粒40與41之基底43之多餘部分，直到露出插拴42。 0503-A3281 lTWF/ShawnChang 11 200828465 Μ. 或者，可採用研磨、電漿蝕刻或濕蝕刻等方式以露出插 拾42 〇 第7圖則繪示了保護層60之形成與圖案化，保護層 60較佳地包括如氧化物或氮化矽之介電材料，其亦可採 用其他材料。於保護層60内形成有數個開口 62，以分別 露出一插拴42。接著移除插拴42，因此開口 62更向下 延伸直到露出其下方之接觸插拴。保護層60之圖案化與 插拴42之移除較佳地採用電漿蝕刻方式。然而，上述移 ^ 除亦可藉由濕蝕刻之施行所達成。 請參照第8圖，接著於開口 62内填入導電材料。於 開口 62内較佳地亦形成有包括氮化组、组、氮化鈦、鈦、 鎢化鈷等材質之一擴散阻障層。接著於開口内之剩餘部 分中填入如銅、鎢、銘、銀與上述材料之組合物等導電 材料，進而於半導體基底43内形成了貫穿矽栓塞66以 及於保護層60内形成接觸銲墊68。 請參照第9圖，接著繼續堆疊更多之晶粒或晶圓， ι 例如將晶粒70堆疊於於堆疊結構之上。當堆疊於晶粒40 與41上之晶粒或晶圓係作為中間晶粒時，此些晶粒或晶 圓則較佳地包括貫穿矽栓塞。相反地，當晶粒或晶圓為 頂部晶粒或晶圓時，則其較佳地不包括貫穿石夕栓塞。於 每一層堆疊晶粒中，較佳地將塗層58填入於晶粒間之空 間，並接著藉由施行化學機械研磨程序以平坦化之。塗 層58較佳地為透明或半透明。或者，於連結晶粒40與 41之後則不形成塗層58。塗層58僅於當所有晶粒包括 0503-Α3281 lTWF/ShawnChang 12 200828465 晶粒40、41與頂部晶粒（例如晶粒7〇)完成連結之後形成。 f % 第9圖亦緣示了於底晶圓5〇内形成貫穿石夕栓夷u 後以及接著形成銲墊74後之情形，銲墊74亦稱為&凸塊 底金屬層（under bump metallurgies，ubM)74。來成* ^ 矽栓塞72與銲墊74之程序大體相似於如第6_8圖所二= 製程’包括對於薄之底晶圓59所施行之化學機械研磨程 序’以露出插栓55(請參照第8圖），以及形成覆蓋插拾 55之-賴層。接著於保護層㈣成之開口，並接著移 除插拴55。最後於開口填入一導電材料。 —於最終結構中，晶粒40、41與70可具有介於約^ 2耳之-厚度。底晶圓50較佳地為較厚，其具有約為2〜3 名耳一厚度。整個結構之總厚度則因此可少於密耳， 或者甚至少於5密耳米耳。 & ，第10圖則緣示了裝置凸塊76於輝塾74上後之情 形。請注意第1G圖顯示了如第9圖所示結構之_覆晶型 態。接著，黏附一握持晶圓78。握持晶圓78可包括玻璃、 氧化矽、氧化鋁及相似物等材質。 晶粒70之._可採ρ㈣與頂部之 施例中，可採用UV膠之黏著物，“，式。於一實 下時將失去其黏著特性。握持晶圓78、之深紫外光 16米耳。包括底晶圓50、晶粒4〇、度約大於 圓78之整個堆疊結構之總厚度了則心日广及握持晶 有關，且隨著頂晶圓越大，其所需總厚声=左5 0之直徑 舉例來說’對於八侧而言 〜也，之增加。 予及Τ較佳地大於約 0503-A32811 TWF/ShawnCh; ang 13 200828465 < ‘ 19密耳。 第Π圖繪示了一晶片測試程序。相對於凸塊76處 設置有包括複數個探針接點82之一探針頭80。探針接點 82電性連結於一自動測試裝置（未顯示）。接著測試於堆 疊結構内之積體電路，且接著判定包括堆疊晶片之各晶 片的品質。藉由握持晶圓78所提供之機械上支撐，對於 測試程序而言，如此之堆疊結構極為堅固。 於其他實施例中，握持晶圓78係於設置凸塊78之 前先行黏附於堆疊結構，而晶片測試程序則於黏附握持 晶圓與凸塊76設置等步驟間施行。於此時探針接點82 則接觸了銲墊74。於晶片測試程序之後，可於移除握持 晶圓78之前或之後設置凸塊76。 第12圖則繪示了自堆疊結構處移除握持晶圓78之 情形，於採用UV膠之一實施例中，可將UV膠暴露於深 紫外光下，使得UV膠失去黏性，因此可輕易地分離握 持晶圓78。 % 可接著沿著切割道切割如第12圖所示之堆疊結構， 藉以分割形成晶粒。由於塗層58係為透明或半透明，因 此可可透過塗層58而清楚地辨識出位於底晶圓50上之 記號，例如為記號57，並將之以作為切割道之用。 於前述圖式所示之實施例中，顯示了 一晶粒至晶圓 連結（die-to wafer bonding)程序。熟悉此技藝者可以理解 其亦可施行於晶圓至晶圓連結（wafer-to-wafer bonding) 程序。並可得到相似於如第12圖所示之最終結構，除了 0503-A32811 TWF/ShawnChang 14 200828465 晶粒40與41將為未經切割之晶粒或為連續之 換。同樣地，晶粒70可能為位於一連、：^ 分隔開來之晶粒。於此情形 之曰曰粒或 冬I *功4入堂丄 或夕個晶圓内包 3貝牙石m由於堆疊結構之整體厚度可 於晶片測試目的之厚度’於晶片測試製程時握持：： 站附於上述結構上並於晶片測試之後將之移除。 ★本發明之實施例具有數個優點。可較_地 牙石夕栓塞，具有貫穿錢塞之晶粒或 二 41、上圓之總厚度通常僅具有幾密耳， ”夺…、法滿足曰曰片測試時之厚度需求。藉由握 黏附，可針對上述堆A纟士諶… 、μ圓之 度。於測試程序時黏著 須考量其厚 電路特Mm = 法對於次世代積體 、]有用，八内之堆疊晶粒或晶圓可更為 外，藉由透明或半透明塗層之使用，亦解= :、;： 塗層辨別記號之問題。 知决了不易透過 雖然本發明已以較佳實施例揭露如 以限定本發明，任何孰 ’、、、，、亚非用 精神和範圍内，當可;不脫離本發明之 之咖…： 動與濁飾，因此本發明 4视圍§視相之申請專利·所界定者為準。 °5〇3-A328HTWF/ShawnChang 200828465 【圖式簡單說明】 第1圖繪示了包括貫穿矽栓塞之一習知三維積體電 路，其中底晶圓未經過薄化； 第2圖繪示了包括貫穿矽栓塞之一習知三維積體電 路，其中底晶圓已經過薄化； 第3〜12圖為一系列剖面圖，分別顯示了依據本發明 一實施例之半導體結構之製造方法中各製程階段中之情 形。 【主要元件符號說明】 2〜底晶0， 4〜頂晶圓， 6、8〜内連結構； 10〜貫穿矽栓塞； 12〜外部銲墊； 16〜探針頭； 20〜底晶圓， 22、24〜晶粒； 26、28〜貫穿矽栓塞； 3 0〜焊塾； 32〜球栅陣列凸塊； 40、41〜晶粒； 42〜插拾； 43〜半導體基底； 44〜内連結構； 46〜金屬内連物； 48、56〜銲墊； 50〜晶圓， 52、54〜晶粒； 5 5〜插拾； 57〜記號； 5 8〜塗層； 60〜保護層； 62〜開口； 66〜貫穿矽栓塞； 68〜接觸銲墊； 70〜晶粒， 74〜銲墊； 0503-A3281 lTWF/ShawnChang 16 200828465 t 7 6〜凸塊， 7 8〜握持晶圓， T〜堆疊結構之總厚度； 80〜探針頭； 8 2〜探針接點。 0503-A3281 lTWF/ShawnChang 17

Claims (1)

1. 200828465 十、申請專利範圍： 1. 一種半導體結構之製造方法，包括·· 提供一堆疊結構，該堆疊結構具有一第一侧與相對 該第一側之一第二侧，其中該堆疊結構含一底晶圓，該底 晶圓包括· 一基底； 複數個貫穿矽栓塞，位於該基底内；以及 複數個凸塊底金屬層，連結該些貫穿矽栓塞，其中 該些凸塊底金屬層係位於該堆疊結構之該第一侧之上； 黏附一握持晶圓於該堆疊結構之該第二侧上； 施行一晶片測試程序；以及 分離該握持晶圓與該堆豐結構。 2·如申請專利範圍第1項所述之半導體結構之製造 方法’更包括連接複數個晶粒於该底晶圓上’该些晶粒 分別連結於與該堆疊結構内之該底晶圓上之一晶粒相連 接。 3·如申請專利範圍第2項所述之半導體結構之製造 方法，其中該些晶粒之間係相互分離，且該製造方法更 包括： 於該些晶粒間之空間内填入一塗層，該塗層至少為 半透明；以及 施行一化學機械研磨程序以平坦化該塗層。 4.如申請專利範圍第3項所述之半導體結構之製造 方法，其中該些晶粒分別包括貫穿石夕栓塞，而該製造方 0503-A3281 lTWF/ShawnChang 18 200828465 法更包括於該些晶粒上連結額外之晶粒。 、二如申請專利範圍第2項所述 :半導體結構之製造 方法，/、中该些晶粒為一連續晶圓之一邙。 6 ”請專利_第丨項所述之半導體結構 =括分別設置一凸塊於各別之該些凸塊底金屬 ϋς晶片測試程序係於各別之該凸塊底金屬詹 上汉置该凸塊之後施行。 7.如申請專利範圍第！項所述之半導體結構之製造 法，更包括於該些凸塊底金屬層上分別設置一凸塊， 其中該晶片測試程序係於該凸塊底金屬層上設置該凸塊 之丽施行。 8·如申4專利範圍帛丨項所叙半導體結構之製造 方法，於分離該簡晶圓之後，更包括切割該堆疊結構。 9· 一種半導體結構之製造方法，包括·· 提供一底晶圓，包括·· 一基底； 一内連結構，位於該基底上；以及 複數個第一銲墊，位於該内連結構上； 連結稷數個第一晶粒於該底晶圓上，其中該些第一 f粒分別包括複數個第—貫穿錄塞以及連結於料貫 獲數個第二銲墊，其中該些第一銲墊分別連 、乡口於该些弟二銲墊之一； 内 形成複數個第二貫穿石夕栓塞於該$晶圓之該基底 〇5〇3-Α32811 TWF/ShawnChang 19 200828465 形成複數個凸塊底金屬層於該底晶圓之—第—側 上，其中該些底金屬層係連結於該些第二貫穿矽栓塞/ 設置複數個凸塊於該些凸塊底金屬層之上；土， 黏附一握持晶圓於該些第一晶粒之上，其中該握持 晶圓與該底晶圓係位於該些第一晶粒之對稱側上；寸 施行一晶片測試程序； 分離該握持晶圓；以及 切割該底晶圓。 10·如申請專利範圍第 造方法，於黏附該握持晶圓 間填入一塗層。 9項所述之半導體結構之製 之前，更包括於該些晶粒之 11·如申請專利範圍帛10項所述之半導體結構之制 造方法，其中該塗層為透明或半透明。 衣 、12.如申請專利範㈣η項所述之半導體結構 以方法，更包括於該底晶圓上形成記號之步驟，其中於 切割該底晶圓時可穿透該塗層而辨識出該些記號。、 、13.如申請專利範圍第9項所述之半導體結構之制 ^方法’纟中該些第—晶粒分別包括複數個貫穿石夕= 塞三且該枝更包括於連結該歸晶目之前，連結複= 個第二晶粒與該些第一晶粒。 14.如申請專利範圍第9項所述之半導體結構之制 造方法，其中該握持晶圓包括玻璃。 衣 ' 15.如中請專利範圍第9項所述之半導體結構之制 造方法’其中該些第一晶粒係為一連續晶圓之一部。衣 0503-Α32811 TWF/ShawnChang 20 200828465 種測試晶粒之方法，包括· 10. …提供―堆疊結構，該堆疊結構具 測試程序所需厚度之一第一 、少〈用於一晶片 一底晶圓； 又，/、中該堆疊結構包括 以增加該堆疊結構 需厚度之_第二厚 連結一握持晶圓與該堆疊結構， 之第一厚度至大於該晶片測試程序所 測試該堆疊結構上之複數個晶粒 分離該握持晶圓；以及 切割該堆疊結構成為複數個分離之晶粒。 17·如申請專利範圍第16馆糾、+、 法，1 + 乐項所述之測試晶粒之方 法，其中該第一厚度少於5宓·ΐλ 々 士人、益耳（mi1)，而該第二厚产大 於19密耳。 /木一片度大 丨如申請專利範圍第16項所述之測試晶粒之方 ㈣1底晶圓包括複數個貫”栓塞，而該測試步 ”、’、、十對该底晶圓上之複數個導電銲墊所施行。 19·如中請專利範圍f 16項所述之測試晶粒之方 法，其中該堆疊結構更包括複數個晶粒或晶圓，連結於 口亥底曰曰圓上，该些晶粒或晶圓係位於該底晶圓與該握持 晶圓之間。 2〇’如申明專利範圍第16項所述之測試晶粒之方 法，其中至少該些晶粒或晶圓之一包括複數個貫穿矽栓 塞。 0503-A32811 TWF/Shawn Chang 21