TW200541417A - Pure copper-coated copper foil and method of producing the same, and TAB tape and method of producing the same - Google Patents

Pure copper-coated copper foil and method of producing the same, and TAB tape and method of producing the same Download PDF

Info

Publication number
TW200541417A
TW200541417A TW094115553A TW94115553A TW200541417A TW 200541417 A TW200541417 A TW 200541417A TW 094115553 A TW094115553 A TW 094115553A TW 94115553 A TW94115553 A TW 94115553A TW 200541417 A TW200541417 A TW 200541417A
Authority
TW
Taiwan
Prior art keywords
copper
pure
layer
base
pure copper
Prior art date
Application number
TW094115553A
Other languages
English (en)
Inventor
Sugioka Akiko
Original Assignee
Mitsui Mining & Smelting Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining & Smelting Co filed Critical Mitsui Mining & Smelting Co
Publication of TW200541417A publication Critical patent/TW200541417A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrochemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Wire Bonding (AREA)

Description

200541417 九、發明說明： 【發明所屬之技術領域】 本發明係關於^一種純銅被覆銅箱與其製造方法、以及 自黏式條帶與其製造方法；詳細地說，關於一種自黏式條 帶製造用純銅被覆銅箔與其製造方法、以及自黏式條帶與 其製造方法。 【先前技術】
TAB ( Tape Automated Bonding (自黏式條帶））方式 係達到1C或LSI等之半導體元件之構裝之自動化及高速化 之技術。TAB方式係具體地藉由儀刻接合在長尺狀等之聚 醯亞胺等之可撓性絕緣薄膜之銅箔，使用在該薄膜上形成 包含内引線及外引線之銅引線之自黏式條帶，總刮地連接 基板之銲塾和前述外引線之銲墊以及前述㈣線之輝塾和 半導體元件之銲塾，而連接基板和半㈣元件。此外，在 本U mAB方式係表示除了在可捷性絕緣薄膜形成 元件孔洞之通常之TAB方式以外，除了在可撓性絕緣薄膜 不形成兀件孔洞以外’纟包含相同於通常之ΤΑβ方式之同 樣之·αΜΡ〇ηΠ1ιη(晶粒軟膜接合））方式之概念。 :此’在本發明，自黏式條帶係使用在也包含藉由⑽方 式所使用之C0F條帶之概念。 θ前述自黏式條帶，前述内引線之銲塾和半導體元件 或者是前述外引線之鮮塾和基板之銲塾間 引===銲錫？等之銲锡材料而進行。因此，内 、.之知塾係取好是具有和銲锡材料間之良好之
2213-7100-PF 5
200541417 潤濕性，通常在内引線0或外引線之銲塾之表面’施行和 銲錫間之濁濕性良好之錫電鍵。此外，錫電鍍係也具有抑 制形成内引線或外引線之銅之表面氧化之效果。 ±但^，形成於銅引線之錫電鍍皮膜係在並無特別處理 日守’隨者時間之經過而由皮膜之表面開始發生由鬍鬚狀之 針狀結晶所構成之錫鬚晶，成為電路短路之原目。因此， 通常係在錫電鑛皮膜進行熱處理（溶合處理）而形成不發 生錫鬚晶之錫電鍍皮膜。 但是’像這樣在進行您合處理冑，在銅層和錫電鑛層 間之界面’容易發生認為是由於柯肯特爾效應⑴相二 effect)所形成之空隙。並且，該空隙係原因不明，但是， 判定容易發生在各種之某低㈣度箱中之—部分之種類。 因此，該種類之低粗糙度箔係可以具有充分之可靠性且毫 無問題地使用作為習知之電路幅寬大之自黏式條帶用銅 箱’正如近年來’由於微細間距化之要求而使得作為電路 幅寬變小之自黏式條帶用銅猪，對於熔合處理之電路之可 靠性變得不充分，因此，不容易被使用。 相對於此，在專利文獻1 (日本特開2〇〇2— ΐ6ιιι號 公報），揭示：使用在銅羯之至少光澤面側具有由鎳、鈷= 翻所構成之合金層之自黏式條帶之銅箔。如果使用該鋼$ 的話，則得到具有高可靠性之Sn鬚晶及柯肯/特: (Kirkendall )空隙之抑制效果之自黏式條帶。
但是，在專利文獻1所記載之方法， 銘及鉬所構成之合金層，因此，有所 在銅表面形成由 謂由這些異種金 2213-7100-PF 6 200541417 成時之銅箱之蝕刻性之問 屬所構成之合金層惡化在電路形 題發生。 種即使是對於錫電鍍層 且蝕刻性良好之鋼箔。 種即使是對於錫電鍍層 自黏式條帶。 因此，本發明之目的係提供_ 進行溶合處理也不實質發生空隙並 此外，本發明之其他目的係提供_ 進行熔合處理也不實質發生空隙之 【發明内容】
明。此外，本發明人係發現到 底銅電路之表面上形成純銅電 在此種實情，本發明人係全心地進行檢討，結果，發 現到：在銅箔之至少光澤面形成純鋼電鍍層；卩及，得至: 之純銅被覆銅箱即使是對於形成在該純銅電鍍層上之錫電 鍍層進行熔合處理也不實質發生空隙；以致於完成本發 •在由基底銅箔所形成之基 鍍層之自黏式條帶，即使是 對於形成在該純銅電鍍層上之錫電鍍層進行熔合處理也不 實質發生空隙；以致於完成本發明。 也就是說，本發明係提供一種純銅被覆銅箱，其特徵 在於：在基底銅猪之至少光澤面上，形成純銅電鍍層。 最好是在本發明之純銅被覆銅箔，其特徵在於：前述 純銅電鑛層係厚度〇. 3 // m以上。 最好是提供一種製造方法，其特徵在於：在製造本發 明之純銅被覆銅箔時，使用Cr離子濃度成為〇 5mg/1以 下之硫酸一硫酸銅水溶液，來作為電解液，進行電解而使 得基底銅箔側成為陰極，在基底銅箔之至少光澤面上，形 成純銅電鍍層。 2213-7100-PF 7 200541417 此外，最好是在本發明之純銅被覆銅箔之製造方法， 前述硫酸一硫酸銅水溶液係CU2+離子濃度成為4〇g/l〜 120g/l、游離S〇42-離子濃度成為。 最好是在本發明之純銅被覆銅箔之製造方法，其特徵 在於··使用C1離子濃度2· Omg/ 1以下、蛋白質濃度〇· 5mg /1以下之硫酸一硫酸銅水溶液，來作為電解液，進行電 解而使得基底銅箔側成為陰極，在基底銅箔之至少光澤面 上，形成純銅電鍍層。 最好是在本發明之純銅被覆銅箔之製造方法，其特徵 在於··前述硫酸一硫酸銅水溶液係Cu2 +離子濃度成為4〇g / 1〜120g/ 、游離s〇42_離子濃度成為丨00g//】〜2〇〇g/ j。 此外，本發明係提供一種自黏式條帶，其特徵在於： 在由基底銅箔所形成之基底銅電路之表面上，形成純銅電 鍵層。 隶好疋在如述自黏式條帶，前述純銅電錢層係厚度〇 3 // m以上。 最好是在前述自黏式條帶之製造方法，其特徵在於： 使用ci離子濃度成為0.5mg//1以下之硫酸—硫酸銅水溶 液，來作為電解液，進行電解而使得由基底銅箔所形成之 基底銅電路側成為陰極，在該基底銅電路之表面上，形成 純銅電鑛層。 最好是在前述自黏式條帶之製造方法，前述硫酸—硫 酸銅水溶液係cr離子濃度成為4〇g/1〜12〇g/i、游離 s〇广離子濃度成為100g/1〜2〇〇g/1。 2213-7100-Pf 8 200541417 接者攻好是在前述自點式棒器+杂j、 離子濃度2.〇mg/1以下、蛋 广方法’使用C1 酸一炉萨钿卜 貝/辰度〇· 5mg/l以下之硫 爪酉夂銅水溶液，來作為電 底銅箱所形成之A底Μ々丁電解而使得由基 之表面ρ 路㈣騎極，在縣額電路 之表面上，形成純銅電鍍層。 酸最好是在前述自黏式條帶之製造方法，前述硫 、二二 …04離子濃度成為lOOg/i〜200g/1。 此外’最好是在前述自料條帶之製造mu2+離子 2成為1g/1〜5g/1，C1—離子濃度成為0.^/!以下， 羅謝爾鹽或EDTA.aa之至少_種錯化劑濃度成為i〇g/i ’包含甲經來作為還原劑，並且，使用邱值1〇 3· 5之硫酸銅無電解電妓，進行無電解電鍍，在由基 _箱所形成之基底銅電路之表面上，形成純銅電鍍層。 (發明之效果） 、本發明之純㈣覆銅落係#由使得形成錫錢層之表 =成為純銅電鍍層’而在形成錫電鍍層後，即使是進行炫 ^ 也不K質發生空隙，因此，適合作為自黏式條帶 =造用銅羯。此外，如果藉由本發明之純銅被覆銅箱之製 、去的話，則可以適當地製造本發明之純銅被覆銅箔。 、、本發明之自黏式條帶係藉由使得形成錫電鍍層之表面 成為純銅電鍍層，而在形成錫電鑛層後，即使是進行炫合 處理，也不貫質發生空隙。此外，如果藉由本發明之自黏 式條帶之製造方法的話，則可以適當地製造本發明之自黏 2213-7100一ρρ 9 200541417 式條帶。 【實施方式】 [本發明之純銅被覆銅箔] 本發明之純銅被覆銅箱係在基底銅笛之至少光澤面， 形成純銅電鐘層。在本說明書之所謂基底銅箱係表示在表 面並未形成純銅電鍍層之未處理銅箱。在此所謂未處理銅 2係表示並未進行瘤化處理、焦化電鍍等之粗化處理之銅 箱。 ^作為在本發明使用之未處理銅箱係列舉未處理電解銅 泊。未處理電解銅箱係比起未處理壓延銅箱，還具有在錫 電鍍後之熔合處理而容易發生空隙之缺點，另一方面，具 有所謂便宜且钮刻性良好之優點，因Λ，在改善容易發： 空隙之缺點之本發明而使用作為基底銅㈣，能夠發揮未 處理電解㈣之前述優點，因此，變得適當。特別是在形 成IMm間距程度之極為微細之電路之狀態下，未處理壓 延銅箔係蝕刻性不佳，因此，適合為未處理電解銅箔。 ^此外，在未處理電解銅箱中，未處理之低粗糙度電解 銅箔係比起未處理之通常粗糙度電解銅箱，還具有所謂也 在錫電鍍後之熔合處理而容易發生空隙之缺點，另—方 面，具有所謂粗面之粗糖度變低之優，點，因此，在改善容 易發生空隙之缺點之本發明而使用作為基底銅箱時，能夠 發揮未處理之低㈣度電解㈣之前述優點， 適當。 ^ ^ 此外’藉由在本發明完成途中之所得到之意見而推測 2213-7100-pp 10 200541417 在表面形成ci含有量少之純鋼雷 4 ^ ^ 電鍍層以及抑制空隙之發 ’推測本來未處理電解鋼箱中之C1含有量變少者 係也比較適合於孔隙發生之抑 ^ ^ ^ ^ ^ 仁疋，在本發明使用之 未處理笔解銅羯係即使是在銅箱中，以重量基準，來含有 例如40Ppm程度之C1或者是 .^ ’ 4個以上之C1，就空隙 7生而言，也特別並無問題發生。也就是說，在本發明， :藉由在表面’形成純銅電鑛層，而抑制由於熔合處理 k成之：隙之發生’因此’成為基底銅箱之未處理電解 銅箱之C1濃度係並無特別限所以，在本發明，即使是 C1含有量變多之未處理電解㈣，也可以使用在自黏式條 之用途上’具有能夠考慮物性、價格等而自由地擴大未 處理電解銅箱之選擇範圍之優點。 j本說明書之所謂未處理之低粗糙度電解銅箱係指具 有銅《白厚度18私m之粗面之粗糖度Rz成為35"m以下之 組成及結晶構造之未處理電解銅fl。在此，所謂粗链度L 係表示JIS B0601 — 1 982所規定之十點平均粗糙度。 此外，未處理電解銅箔之粗面之粗糙度L係幾乎比例 於未處理電解銅箱之厚度而進行增減，因此，在未處理電 解銅箱之厚度更加大於18/zm之狀態，例如在成為35“ 之狀態下，粗面之粗糙度R z係也正如前面敘述而不成為3 · 5 // m以下。但是，即使是在此種狀態下，也在未處理電解 銅箔之電解條件中之電解時間以外之電解條件、例如電解 液組成及電流密度呈相同之狀態下，不論電解銅箔之厚度 差異’未處理電解銅箔本身之組成及結晶構造係幾乎相 2213-7100-PP 11 200541417 同，因此，判斷在本發明，成為未處理之低粗链度電解銅 箔。 本發明之純銅被覆銅箱係在基底銅箔之至少光澤面 上’形成純銅電鍍層。在本說明書之所謂純銅電鍍層係表 示實質不包含Cu以外之金屬成分，並且，純銅電鍍層中： C1含有量，以重量基準而通常成為3〇ppm以下、最好是 2〇ΡΡΠ1以下、更加理想是1〇ppm以下之組成之銅層。在本 發明’在實質不包含。以外之金屬成分並且形成純銅電鍍 層而使付C1含有置成為該範圍内時，不容易發生由於熔合 處理所造成之空隙。此外’純銅電鐘層係能夠以這些元素 之3有里之量之重置基準而含有Cu以外之金屬成分 或C1以外之元素、例如C、N等之通常2〇〇ppm以下、最好 是lOOppm以下、更加理想是5〇ppm以下。 純銅電鏟層係形成在基底銅箱之至少光澤面上。也就 是說’純銅電鍍層係可以僅形成在基底mi之光澤面上， 也可以除了光澤面上以外’還形成在粗面上。在本發明， 純銅電鍍層形成在基底鋼箱之至少光澤面上之理由係因為 在自黏式條帶之内引線、外引線等而形成錫電鍍皮膜之 面通吊成為内引線等之原料之基底鋼箱之光澤面侧之緣 故。 在本發明之純銅被覆銅箱，純銅電鍍層之厚度係必須 考慮及决疋由於自黏式條帶製作時之蚀刻所造成之純銅電 鍍層：厚度減少部分，因此’無法一概地進行決定，但是， 在實貝並無由於蝕刻所造成之純銅電鍍層之厚度減少部分 2213-710 〇-pp 12 200541417 之狀態下，通常成為〇3//m以上、最好是〇3//π1〜25/zm、 更加理想是0.7/zm〜2.0#m。
在純銅電鍍層之厚度未滿〇.3/zm時，不容易充分地抑 制在熔合處理後之空隙之發生，因此，變得不理想。此外， 在純銅電鍍層之厚度呈必要以上地過度厚時，不論是否不 增加抑制在熔合處理後之空隙發生之效果，也使得製造成 本變高，因此，變得不理想。例如在純銅電鍍層之厚度超 過25 // m時，容易無法對應於電路之微細化。 此外’在自黏式條帶之製作時，在藉由蝕刻而減少純 銅被覆銅箱表面之純銅電鍍層之厚度之狀態下，使得本發 明之純銅被覆銅羯之純銅電鍍層之厚度，成為該純銅電鍍 層之厚度減少部分和前述純銅電鍍層之厚度之和。例如在 由於自黏式條帶製作時之蝕刻所造成之純銅電鍍層之厚度 減少部分成為0.5 之狀態下，本發明之純銅被覆銅箔之 純銅電鍍層之厚度係通常〇·8"以上、最好是〇· 8/iz m〜 25-5//11)、更加理想是 12//in〜2.5/zm。 鲈本發明之純鋼被覆銅绪係可以配合於需I而在純銅電 表面或者疋並無形成純銅電鍍層之基底銅箔之表面 ^任何-種或兩者，來進行防銹處理。在進行該防錄處理 ^最好是在製造純銅被覆銅㈣，使得直到接合在自黏 二“帶之聚醯亞胺等之可撓性絕緣薄膜為止間之防銹性變
好’因此，變得理相。^ B 心但疋，在純銅電鍍層之表面進行防 竭處理之狀態下， 成 錯由該處理所形成之防銹處理層係必須 ，、、、礙在自黏式條帶製造時之對於純銅電鍍層側之表
22l3.7l〇〇.pF 13 200541417 面之錫電鍍之組成、 作為防銹處理係 任何一種或兩者。作 鎳及錫等之金屬元素 處理等。 厚度。 列舉無機防銹處理或有機防銹處理之 為無機防銹處理係列舉例如使用鋅、 之至少一種之金屬防銹處理或鉻酸鹽 ^外’在金屬_處理組合2種以上之辞、鎖及錫等 二:：素之狀態下，藉由金屬防錢處理所形成之金屬防 U 具有形成複數個之由各種金屬元素所構成 ㈣構造m藉由在㈣處理形成 ^複數層構造之防錄處理層形成後之熱處理等而進行合 金化，來具有單層構造。此外，無機防錄處理係在金屬防 後：進行鉻酸鹽處理時’使得防銹處理層之防錄性 憂付更加南’因此，變得理想。 作為形成有機防錄處理層之有機防錄處理係列舉例如 石夕烧偶合劑、苯并三唾等。在組合無機防銹處理和有機防 銹處理而進行之狀態下，最好是在無機防錢處理層之形成 後’形成有機防錢處理層。作為前述無機處理及有機處理 之處理方法係可以使用習知之方法。本發明之純銅被覆銅 落係例如可以藉由下列之本發明之純鋼被覆銅箱之製造方 法而進行製造。 [本發明之純銅被覆銅箔之製造方法] 本發明之純銅被覆銅箔之製造方法係第i種方法：使 用’、貝不包含C i離子之硫酸一硫酸鋼水溶液（以下，也稱 為「第1硫酸一硫酸銅水溶液」。），來作為電解液，進行 2213 - 71〇〇~.pp 14 200541417 電解而使得基底銅箔側成為陰極，在基底銅箔之至少光澤 面上，形成純銅電鍍層之方法（以下，也稱為「鋼绪之第 1製造方法」。以及，第2種方法：使用cr離子濃度成 為特定值以下且實質不包含蛋白質濃度之硫酸〜硫酸銅水 /谷液（以下，也稱為「第2硫酸—硫酸銅水溶液」。），來 作為電解液，進行電解而使得基底銅箔側成為陰極，在基 底銅箔之至少光澤面上，形成純銅電鍍層之方法（以下， : 也稱為「銅箔之第2製造方法」。）。 # (銅箔之第1製造方法） 首先，就㈣之第1製造方法而進行說明。在該方法 使用作為電解液之第！硫酸一硫酸銅水溶液係僅實質包含 Cu2+及SV來作為籬子，實質不包含cp離子之水溶液。在 此，在本發明使用之所謂第1硫酸-硫酸銅水溶液實質不 包含㈣子者係表示第1硫酸—硫酸銅水溶液中之C1-離 子濃度成為0_5mg/1以下、最好是。3邶… «、是以下。在該cr離子濃度超過ΟΙ %，藉由電解所形成之純銅電 ^ t j 4鍍層不容易充分地發現空隙 毛生之抑制效果，因此，變得不理想。 第1硫酸一硫酸鋼水、、交、为 ,Γ1_^ ^ 合液係可以包含前述Cu2+、S〇f 或Cl離子以外之添加劑。 7馮該添加劑係列舉例如蛋白質 荨之有機物。此外，作為蛋白 、 質係列舉例如明膠、骨膠等。 在添加劑成為蛋白質之狀態 係可以在通常5mg/1以下、最2 1硫酸-硫酸銅水溶液 勺人；A# L L 敢好疋3mg/ 1以下之範圍内， 包含蛋白質。此外，在蛋白 質之3有量超過5mg/l時，純
2213-7100-PF 15 200541417 銅電錢層係容易變硬且變脆，因此，變得不理想。 在本I明使用之第1硫酸一硫酸銅水溶液係Cu2 +離子 濃度通常成為40g/l〜12〇g/l、最好是60g/1〜1〇〇g/ 1。在Cu2 +離子濃度未滿jQg/i時，即使是進行電解，也 容易成為焦化電鍍，不容易形成製密之銅層，因此，變得 不理想。此外，在Cu2 +離子濃度超過120g/l時，容易析 出硫酸銅之結晶，因此，變得不理想。 匕卜在本發明使用之第1硫酸一硫酸銅水溶液係游 離训广離子濃度通常成為100g/l〜200g/：l、最好是12〇g /1〜180g/i。在此所謂游離ji2-濃度係表示由包含於第 1硫酸一硫酸銅水溶液中之全s〇^濃度來減去第i硫酸一 硫酸銅水溶液中之Cn2 +濃度換算成為CuS〇4所得到之s〇42_ 濃度之剩餘之so?-濃度。在游離S(h2-離子濃度未滿i〇〇g / 1日守，浴液電阻變高，因此，變得不理想。此外，在游 離SO,離子濃度超過200g/1時，在純銅電鑛層，容易發 生析出異常’因此，變得不理想。 在本發明使用之第！硫酸—硫酸銅水溶液係例如在純 水添加硫酸後，溶解硫酸銅，或者是藉由稀硫酸或第丨硫 酸一硫酸銅水溶液，來溶解銅屑等之銅原料而得到。 銅箔之第1製造方法係使用前述第丨硫酸—硫酸銅水溶 液’來作為電解液’進行電解而使得基底銅箱側成為陰極， 在基底㈣之至少光澤面上，形成純銅電鍍層。在本發明 之純銅被覆銅羯之製造方法所使用之基底銅箔係相同於本 發明之純銅被覆銅箔所說明之基底銅箔，因此，省略說明。 2213-7100-PF 16 200541417 此外：作為進行電解而使得基底銅落侧成為陰極 可以採用習知之方法，可以使用例如：在帛工 〜y 銅水溶液中，茂詈 瓜-欠〜硫酸 置％極，，在基底銅箱，使用供電步 同專，進行供電而使得基底㈣本身成為陰極，來進行二 解之方法，以及，在第〗硫酸—硫酸銅水溶液中， 銅箱表面之某一邊之面側，開既定間隔而設置陽極：： 基底銅絲面之其他邊之面側，離開既定間隔而設 ^ 成為藉由陽極和陰極來央入基底銅箔之形式，供 電至陽極及陰極，使得基底銅猪成為陰極，來進 方法等。 奸 在使用前述第1硫酸一硫酸銅水溶液而進行電解時， 使得前述第1硫酸一硫酸銅水溶液之液溫，通常成為4〇它 〜60°C、最好是45t〜55t。在液溫未滿4(rc時，純銅電 鍍層之表面粗糙度容易變高，因此，變得不理想，此外， 在液溫超過60t時，容易加速氯化乙稀製配管等之設備之 老朽化，因此，變得不理想。
在使用前述第1硫酸一硫酸銅水溶液而進行電解時， 電解電流密度係通常成為40A//dm2〜7〇A/dm2、最好是5〇A /dm2〜60A/dm2。在電解電流密度未滿，析出 速度係過度遲緩而使得純銅被覆銅箔之製造成本容易變 咼，因此，變得不理想，此外，在電解電流密度超過7〇八 / dm時，容易在純銅電鐘層，發生析出異常，因此，變得 不理想。 (銅箔之第2製造方法） 2213-7100-PF 17 200541417 接著，就銅箔之第2製造方法而進行說明。該方法係 除了在銅羯之第1製造方法，使用第2硫酸—硫酸銅水溶 液來取代前述第1硫酸一硫酸鋼水溶液以外，條件及規定 該條件之理由係相同的。第2硫酸—硫酸銅水溶液係cl_ 離子濃度成為2.0mg/l以下、最好是1〇mg/1以下。在 該π-離子濃度超過2.0mg/1時，藉由電解所形成之純銅 電鑛層不容易充分地發現空隙發生之抑制效果，目此，變 得不理想。 第2硫酸一硫酸銅水溶液係實質不包含蛋白質，蛋白 質濃度成為。.5mg/l以下、最好是〇 3mg/1以下。在蛋 白質濃度超過0.5mg/1時’藉由電解所形成之純銅電鍍層 不容易充分地發現空隙發生之抑制效果，因此，變得不理 想。 本發明之純銅被覆銅箔及本發 ▲ + 士月之純銅破覆銅箔之製 仏方法係可以使用在自黏式條帶製作原料之銅箱等。 [本發明之自黏式條帶] 本發明之自黏式條帶係藉著在 底銅電路之表面上H㈣=由基底^所形成之基 路……^ 鍍層，而形成在基底銅電 路之表面具有純_電鑛層之被覆銅電田 自黏式條帶係正如前面敘述，包含 元林：FI、、PI夕A 祝庄、名緣薄膜形成 兀件孔洞之通常之自黎式條 n cof ^ 4, 夂艾無形成兀件孔洞之所 明C0F條π兩者之概念。作為在本發明 係列舉例如具有可撓性 之自黏式條帶 3層構造之3層自黏w 丧者破覆銅電路之 “以及具有可撓性絕緣薄膜/被
2213-7100-PF 18 200541417 覆銅電路之9 士蓉 2層構造之2層自黏式條帶。 之# ^之自黏式條帶’被覆銅電路係在基底銅電路 & 純銅電㈣。此外’基底銅電路係敘述於後 而矿：：，接合於可撓性絕緣薄膜之基底銅箱係藉由蝕刻 4為電路之形狀。作為在本發明使
以使用相同於本發明之“ m f T 缺一 ^月之、、、屯銅被覆銅箔之所說明之未處理銅 :之同樣者。基底鋼電路係由基底銅落而形成為藉由韻刻 專之所形成之電路之形狀。
_本發明之自黏式條帶係藉由在基底銅電路之表面整 體，形成純銅電鍍層’而形成被覆銅電路。該被覆銅電路 «直於該電路m動方向之垂直剖面成為基底銅電 路和被覆其周圍之純銅電鍍層之二層構造，純銅電鍵層係 介在於基底銅電路和錫電鍍層之間，基底銅電路和錫電鍍 層係並無實質接觸。 本發明之自黏式條帶係純銅電錢層之厚度成為相同於 本發明之純鋼被覆銅箔之純銅電鍍層之厚度之同樣範圍 内在此本發明之所謂自黏式條帶之純銅電鍍層之厚度 係表示純銅電鍍層厚度之平均厚度。此外，純銅電鐘層係 形成在基底銅電路之整體表面，因此，在剖面幾乎呈矩形 之基底銅電路之3個或4個之表面、也就是基底銅電路之 表面中之幾乎平行於可撓性絕緣薄膜之丨個或2個表面以 及基底銅電路之表面令之幾乎垂直於可撓性絕緣薄膜之2 個表面中之後者之表面之純銅電鍍層之厚度變得過度大 時’恐怕在相鄰接之被覆銅電路間，發生短路。因此，必 2213-7100-PF 19 200541417 形成純銅電鑛層之厚度而具有相鄰接之被覆銅電路間不 =生短路之間隔。此外，由於前者之幾乎平行於可繞性絕 ^専膜之表面成為1個或2個之理由係在基底銅電路形成 於可撓性絕緣薄膜之表面之部分，成為"固，但是，在基 =銅電路成為形成在元件孔洞上而作為飛行引線之内引線 之狀態下，該表面形成2個在基底鋼電路之上下之緣故。 =覆銅電路間不發生短路之間隔係由於被覆銅電路 而不同，因此’無法一概地進行規定，但是，通 ^ Α Π)以上、最好是1Mm以上。作為純銅電錢層之厚 二;=方式係例：在以3—間距來形成線幅寬15 隔係】土 & 5電路之狀悲下’相鄰接之基底銅電路間之間 ^ 5、^ ’因此’在被覆銅電路間不發生短路之間隔保 電/声ΓΛ之狀態下，由於形成在基底銅電路表面之純銅 =之I度成為未滿5“，而使得被覆銅電 成為未滿25//π)。 見 電路路之表面形成純銅電鍍層所得到之被覆銅 锡鬚晶之=因：成錫電鍍層，該錫電錄層係為了防止 :::條件係可以採用習知之方法。此外，锡電 …。處理而對於層中之錫一 曰’、曰 之錮推—人a 1 ^ 〇p刀和純銅電鍍層 層或電鍍層之全部或一部分係形…5 一 3n層荨。在本發明，錫電鍍 構造，例如可以成為Cu6Sm芦和Μ ·而要成為1層 本發明之㈣切* 層和Β層之2層構造。在 黏式條可，錫電鍍層之厚度係並無特別限定。 2213-71〇〇>ρρ 200541417 本發明之自黏式條帶係例 式條帶之製造方法而得到。错由以下之本發明之自黏 [本發明之自黏式條帶之製造方法] 本發明之自黏式條帶之制 rm 可之製造方法係第1種方法：使用 Π離子濃度位處於特定範圍内之錢—硫酸 下，也稱為「第1硫酸—护萨扪卜 vu 卞A 石敬馱銅水溶液」。），來作為電解 液，進行電解而使得由基 , /自所形成之基底銅電路側成
=極’在該基底銅電路之表面上，形成純銅電鍍層之方 法(以下’也稱為「自點式條帶之第U造方法 2種方广使用cr離子濃度及蛋白質濃度位處於特定範圍 内之硫酸一硫酸銅水溶液（ 第？；^ ^ 之（以下’也稱為「自黏式條帶之 硫^ —硫^銅水溶液」。），來作為電解液，進行電解
3=由基底㈣所形成之基底銅電路側成為陰極，在該 基底銅電路之表面上’形成純銅電鐘層之方法 X 稱為「自黏式條帶之第2製造方 也 、 」 」，以及，第2插古 :::用Cu、子濃度、cr離子濃度、錯化劑 ==範圍内並且包含還原劑之硫酸銅 ^ ^丁無電解電鑛’在由基底铜猪所形成之基底銅電路 之表面上，形成純銅電鍍層之方法（以 式條帶之第3製造方法」。）。 ％為「自黏 (自黏式條帶之第1製造方法） 1先，就自黏式條帶之第！製造方法 該方法H相㈣銅ϋ之第！製造方法所說明之 酸—硫酸銅水溶液之同樣者，來作為電解液。 瓜 2213-7100一ρρ 21 200541417 在本方法，使用該第1硫酸一硫酸銅水溶液，進行電 解而使得由基底銅箱所形成之基底鋼電路側成為陰極，在 該基底銅電路之表面上，形成純銅電鍍層。在自黏式條帶 之第1製造方法所使用之基底銅箔係相同於銅箔之第「製 造方法所說明之基底銅箔，因此，省略說明。此外，在本 =月之所謂基底銅電路係、接合於可撓性絕緣薄膜之基底銅 箔藉由蝕刻而形成為電路之形狀。作為該蝕刻方法係可以 採用習知之方法。 在本方法，作為進行電解而使得基底銅電路側成為陰 極之方法係可以採用習知之方法，可以使用例如：在第1 硫酸-硫酸銅水溶液中，設置陽極，同時，在基底銅電路， :吏用供電滾筒等，進行供電而使得基底銅電路本身成為陰 f來進订電解之方法等。在使用前述第i硫酸—硫酸銅 行電解時之第1硫酸—硫酸銅水溶液之液溫及 電机岔度係相同於銅箔之第i製造方法， 說明。 $ % (自黏式條帶之第2製造方法） 方，者’就自黏式條帶之第2製造方法而進行說明。該 方法係除了在自黏式條帶之第丨製造方法，伟田势〇 — 弟1袈把 使用第2硫酸 石爪S夂銅水溶液來# 外，條件及規定兮條Λ弟 酸鋼水溶液以 心 條件之理由係相同的。該第2硫酸-石气 酉夂銅水溶液係使用相 ；， 钔'泊之第Ζ I仏方法所說明之第 瓜馱一硫酸鋼水溶液之同樣者。 (自黏式條帶之帛3製造方法） 2213-7100一pf 200541417 接著’就自黏式條帶之筮q φ 、俅孓之弟3製造方法而進行說明。在 二值位，肖。2+離子濃度、C1、子濃度、錯化劑濃度及 ==定範圍内並且包含還原劑之硫酸銅無電解電 =矣進仃無電解請，在由基底㈣所形成之基底銅電 路之表面上，形成純銅電鍍層。 一 硫酸銅,電解電鍍液係Cu2、子濃度成為lg/1〜5g / 1最好疋2g/ 1〜4g/ 1。此外，硫酸銅無電解電錢液 :系：同於前述第！硫酸—硫酸鋼水溶液，f質不包含游離 ί>〇4離子。 硫酸銅無電解電鍍液係C1-離子濃度成為〇 5ing/i以 下、最好是G.3mg/1以下、更加理想是G ljng/l以下。 在該C1離子浪度超過〇· 5mg//】時，純銅電鍍層係不容易 充分地發現空隙發生之抑制效果，因此，變得不理想。 作為使用在硫酸銅無電解電鍍液之錯化劑係列舉羅謝 爾鹽或EDTA· 4Na之至少！種。也就是說，該錯化劑係可 以單獨使用羅謝爾鹽或EDTA· 4Na之任何一種，也可以組 合及使用羅謝爾鹽和EDTA · 4Na。 硫酸銅無電解電鍍液係包含錯化劑l〇g/;l〜1〇〇g/ 卜最好是30g/l〜70g/l。此外，在本發明，在併用羅 謝爾鹽及EDTA· 4Na之2種來作為錯化劑之狀態下，使得 其合計量之濃度成為前述範圍内。 作為使用在硫酸銅無電解電鍍液之還原劑係列舉例如 曱駿。硫酸銅無電解電鍍液係在還原劑成為甲醛之狀態 下’以換算成為37容量％甲醛水溶液之量，來包含甲駿通 2213-7100-PF 23 200541417 常 5ml/l 〜100ml/l、最好是 3〇ml/1〜7〇mi/i。 此外，硫酸銅無電解電鍍液係可以由於需要而包含聚 乙烯乙二醇、聯二吡啶等之添加劑。此外，硫酸銅無電解 電鍍液係pH值10〜13· 5、最好是丨丨〜13。 硫酸銅無電解電鍍液係在Cu2 +離子濃度、ci_離子濃度 及錯化劑之含有量位處於前述範圍内、包含還原劑且邱值 位處於前述範圍内之時，可以在基底銅電路之表面上，形 成平滑之純銅電鍍層。 在本方法，作為使用前述硫酸銅無電解電鍍液而在基 底銅電路之表面上幵）成純銅電鑛層之方法係T以採用習知 之方法。 本發明之自#占式條帶係τ以仍然維持原H態或適當 地進行加工而使用作為自黏式條帶，本發明之自黏式條帶 之製造方法係可以使用在自黏式條帶之製作。 在以下，顯示實施例，但是，本發明係並非限定於這 些而進行解釋。 【實施例1】 作為在基底銅箔上形成純銅電鐘層之電解裝置係使 用··陽極一陰極間之流路成為剖面矩形，並且，使用循環 幫浦’在陽極-陰極間，S續地供應硫酸一硫酸銅水溶= (電解液），而且，能夠進行電解之下列規袼者。 之 •槽内液量：4. 51 •陽極面及陰極面之大小·· 6cmx llcni •陽極之材質：dse 2213-7100-pp 24 200541417 •陰極之材質··鈦板 •陽極一陰極間之距離：5mm 作為硫酸一硫酸銅水溶液係在純水，添加及溶解硫酸 及硫酸銅5水合物而調製下列組成之溶液。 • Cu2+濃度：80g/ 1 •游離 S〇42_濃度：i5〇g/ 1 在藉由25°C之2N—H2S〇4而對於C1含有量以重量基準 " 成為4〇Ppm之基底銅箔（厚度18/z m、光澤面之十點平均 :·粗链度Rz: 0.8/zm、粗面之Rz: 3 〇/zm、箱巾之c含有量 以重里基準成為40ppm)來進行30秒鐘之酸洗後，將該基 底銅箔貼附在陰極面而使得光澤面成為表面，以下列條件 來進打電解，在基底銅箔之光澤面上，形成厚度〇.75#m 之純銅電鍍層，得到純銅被覆銅箱。 •銅電解液之溫度：5 21： •電解電流密度：55A/dm2 •電解時間：4秒鐘
響 使用ShiPurei遠東股份有限公司製TIMP0SIT XP-LT34G ’在得到之純銅被覆銅箔之表面（基底銅箔之光 澤面側之表面），進行無電解錫電鍍，形成厚度〇·5//π1之 錫電鍍皮膜。 在1 6 0 C對於形成錫電鍍皮膜之純銅被覆銅箔（錫電 鐘皮膜形成純銅被覆銅箱）來進行1小時之加熱後，還在 1 2 0 °C，進行1小時之加熱（熔合處理）。 就炫合處理後之錫電鍍皮膜形成純銅被覆銅箔而言， 2213-7100-pp 25 200541417 藉由聚焦離子束裝置（FIB) 描型離子顯微鏡（SJM)而觀 果顯示在圖1。 襄作剖面觀察試料，藉由掃 察此時釋出之2次電子。將結 =一卜由圖之上側開始依序在圖面上，觀察到：整 “之灰色之錫電鍍層（CueSn5層）⑴ 錫電鍍層咖⑴層）⑴下且具有呈柱狀地進行成長： 统组織之錫電鍍層⑽…⑺、位處於該錫電鍍層 Cu3Sn層）（2)下並且更加大於錫電鑛層（層）（2 ) 之柱狀金屬組織而且在成長方向具有隨機之金屬組織之純 銅電鍍層（3)、以及位處於純銅電鍍層（3)下並且變大成 ，同於純銅電鍍層（3)之金屬組織而且在成長方向具有 隨機之金屬組織之基底銅箔層（4 )。 由圖1而得知：在錫電鑛層（—Sri層）（2)和純銅電 鍍層（3 )間之界面附近’並無觀察到後面敘述之比較例所 看到之空隙（5 )。 此外在圖1 ’並沒有像其他界面、例如錫電鍵層（Cwsn )(2 )矛、,’屯銅電鍍層（3 )間之界面一樣而明確地觀察到 純銅電鍍層（3)和基底銅箱I ( 4)間之界面。但是，因 為由電解電流密度及電解時間所換算之厚度成為〇.75# m’並且’由錫電鍍層（CU3Sn層）（2)和純銅電鍍層（3 ) 間之界面開始〇 程度下之部分呈幾乎垂直於銅之金 屬組織成長方向之垂直方向、也就是圖丨之橫方向，散見 類似界面之組織之斷絕部分，因此，推測有純銅電鍍層（3 ) 和基底銅箔層（4)間之界面之存在。 2213-7100-PF 26 200541417 【實施例2】 除了電解時間成為8秒鐘而犯丄 、’ 形成之純銅電鍍層之厚度 成為1 · 5 // m以外，其餘係相 j %只鈿例1，得到熔合處理 後之錫電鍍皮膜形成純銅被覆銅箔。 就該熔合處理後之錫 电鐵皮膜形成純銅被覆銅箔而 吕，相同於實施例i而觀察剖 ^ 在圖2。 之金屬組織。將結果顯不 =2’由圖之上側開始依序在圖面上，觀察到：整 ，看見均—之灰色之錫電鍍層（⑽⑴層）⑴、位處於灰 :之：：鍍層層）⑴下且具有呈柱狀地進行成 金屬組織之錫電鍍層（⑽n層）（2)、位處於錫電鍍 層（Cu3Sn層）（2)下# η 丄 ,。、 稍说大於錫電鍍層（CuaSn層） (2)之柱狀金屬組織而且在 在成長方向具有隨機之金屬組織 銅電鍍層⑺、以及位處於純鋼電鍍層（3)下並且變 大成為相同於純銅電鍍層（3)之金屬組織而且在成長方向 具有非常隨機之金屬組織之基底銅箔層“)。 由圖2而得知：在錫電鑛層（Cu3Sn層）（2)和純銅電 鍍層（3)間之界面附近，並無觀察到後面敘述之比較例所 看到之空隙（5 )。 【實施例3】 除了電解時間成為30秒鐘而形成之純銅電鑛層之厚 度成為5. 7㈣以外，其餘係相同於實施例}，得到炫 理後之錫電鍍皮膜形成純銅被覆銅箔。 、“熔口處理後之錫電鍍皮膜形成純鋼被覆銅箔而 2213-7100一pf 200541417 口相同於貫施例1而觀察剖面之金屬組織。將結果顯示 在圖3。 在圖3，由圖之上側開始依序在圖面上，觀察到：整 體看見均-之灰色之錫電鍍層（CueSn5層）⑴、位處於灰 色之錫電鍍層（CmSm層）（ι)下且具有呈柱狀地進行成 長之金屬組織之錫電鍍層（（：113811層）（2)、位處於錫電鍍 層（CmSri層）（2)下並且相當大於錫電鍍層^⑴如層） -(2 )之柱狀金屬組織而且在成長方向具有隨機之金屬組織 :籲之純銅電鐘層（3 )。此外，在純銅電鍍層（3 ) 了，觀察到 變大成為相同於純銅電鍍層（3)之金屬組織而且在成長方 向具有非常隨機之金屬組織之基底銅箔層（4 )，但是，純 銅電鍍層（3)之厚度係變大成為5·7//ιη，因此，並無出 現在僅攝影表層之圖3。 由圖3而得知：在錫電鍍層（CmSn層）（2 )和純銅電 鍍層（3 )間之界面附近，並無觀察到空隙（5 )。 【實施例4】 _ 除了電解呀間成為秒鐘而形成之純銅電鍍層之厚 度成為22.5/zm以外，其餘係相同於實施例i，得到熔合 處理後之錫電鑛皮膜形成純銅被覆銅羯。 就該熔合處理後之錫電鍍皮膜形成純銅被覆銅箱而 泛，相同於貫施例1而觀察剖面之金屬組織。將結果顯示 在圖4。 在圖4，由圖之上側開始依序在圖面上，觀察到：整 體看見均一之灰色之錫電鍍層（CU6Sn5層）（〇、位處於灰 2213-7100-PF 28 200541417 色之錫電鑛層（―層）⑴下且具有呈柱狀地進行成 長之金屬組織之錫電鍵層（Cu3Sn層）（2)、位處於錫詩 層（CU3Sn幻⑴下並且相當大於锡電㈣（Cu办層） ⑴之柱狀金屬組織而且在成長方向具有隨機之金屬組織 之，，，屯銅電鍍層（3 )。此外’在純銅電鍍層（3 )下，觀察到 變大成為相同於純銅電鍍層（3)之金屬組織而且在成長方 向具有非常隨機之金屬組織之基底銅箔層⑷，但是，純 :銅電鐘層⑺之厚度係變大成為22.5㈣，目此，並無出 現在僅攝影表層之圖4。 由圖4而得知：在錫電鍍層（CU3Sn層）（2 )和純銅電 鍍層（3 )間之界面附近，並無觀察到空隙（$ )。 【比較例】 除了不形成純銅電鍍層、在基底銅箔之表面（基底銅 箔之光澤面側之表面）直接地進行無電解錫電鍍而形成厚 度0 · 5 /z m之錫電鍍皮膜以外，其餘係相同於實施例丨，得 到熔合處理後之錫電鍍皮膜形成銅箔。 就該溶合處理後之錫電鐘皮膜形成銅羯而言，相同於 實施例1而觀察剖面之金屬組織。將結果顯示在圖5。 在圖5，由圖之上側開始依序在圖面上，觀察到：整 體看見均一之灰色之錫電鍵層（CiuSn5層）（1)、位處於灰 色之錫電鍍層（CmSn5層）（1)下且具有呈桎狀地進行成 長之金屬組織之錫電鍵層（Cu3Sri層）（2)、位處於錫電鍍 層（CmSn層）（2)下並且更加大於錫電鍍層（Cu3Sn層） (2)之柱狀金屬組織而且在成長方向具有非常隨機之金屬 29
2213-7100-PF 200541417 組織之基底銅箔層（4 )。 由圖5而得知·+抑+ ^。 領声⑷門之只.在錫電鑛層（⑽層）⑴和基底銅 -層⑷間之界面附近’觀察到許多之空隙⑴。 由實施例1〜實施例4及 口 f 平乂例4而侍知··正如習知 口口 ’亚無叹置純鋼電鍍層（3 ) -s rr Q a、 狀心（比較例）係在錫電 ’厂u3 n曰)⑺和基底銅箔層⑷間之界面附近， 銳察到許多之空隙「$ )，^ Η ……如本發明，在錫電鍍層 —層）(2)和基底銅箱層⑷間設置純銅電鍍層⑺ 之狀態（實施例丨〜實施例4)係可以抑制溶合處 隙發生。 (產業上之可利用性） j本發明之純銅被覆銅箱係例如可以使用在自黏式條帶 製造用之純鋼被覆銅箔。本發明之純銅被覆銅箔之製造方 法係可以使用在本發明之純銅被覆銅箔之製造。本發明之 自黏式條帶係可以仍然維持原本狀態或適當地進行加工而 使用作為自黏式條帶。本發明之自黏式條帶之製造方法係 可以使用在本發明之自黏式條帶之製作。 【圖式簡單說明】 圖1係在實施例1所製作之錫電鍍皮膜形成純銅被覆 銅箔之剖面相片。 圖2係在實施例2所製作之錫電鍍皮膜形成純銅被覆 銅箔之剖面相片。 圖3係在實施例3所製作之錫電鍍皮膜形成純銅被覆 銅箔之剖面相片。 2213-7100-PP 30 200541417 圖4係在實施例4所製作之錫電鍍皮膜形成純銅被覆 銅箔之剖面相片。 圖5係在比較例所製作之錫電鐘皮膜形成銅箔之剖面 相片。 【主要元件符號說明】 1〜錫電鍍層（CluSiu層）； 2〜錫電鍍層（Cu3Sn層）； 3〜純銅電鍍層；
4〜基底銅箔層。
2213-7100-PF 31

Claims (1)

  1. 200541417 十、申請專利範圍： 1· 一種純銅被覆銅箔，其特徵在於··在基底銅落之至 少光澤面上，形成純銅電錢層。 2·如申請專利範圍第1項之純銅被覆銅箔，其中，前 述純銅電鍍層係厚度〇· 3 # m以上。 3· —種純銅被覆銅箔之製造方法，其特徵在於··使用 C1離子濃度成為〇_5mg/l以下之硫酸—硫酸銅水溶液， 來作為電解液，進行電解而使得基底銅箱側成為陰極，在 基底銅括之至少光澤面上，形成純銅電錄層。 4·如申請專利範圍第3項之純銅被覆銅箔之製造方 法，其中，别述硫酸一硫酸銅水溶液係Cu2+離子濃度成為 4〇g/l〜120g/：l、游離S〇42-離子濃度成為1〇〇g/1〜2〇〇g /1、 5. —種純銅被覆銅箔之製造方法，其特徵在於··使用 Π —離子濃度2.0mg/l以下、蛋白質濃度〇 5mg/1以下之 硫酸一硫酸銅水溶液，來作為電解液，進行電解而使得基 底銅箔側成為陰極，在基底銅箔之至少光澤面上，形成純 銅電艘層。 6. 如申請專利範圍第5項之純銅被覆銅箔之製造方 法，其中，前述硫酸一硫酸銅水溶液係Cu2+離子濃度成為 4〇g/ 1〜120g/卜游離S〇42-離子濃度成為1〇〇g/工〜2〇〇g / 1。 7· —種自黏式條帶，其特徵在於：在由基底銅箱所形 成之基底銅電路之表面上，形成純銅電鍍層。 2213-7100-PF 32 200541417 8·如申請專利範圍第7項之自黏式條帶，其中，前述 純銅電鍍層係厚度0· 3 // m以上。 9 _ 一種自黏式條帶之製造方法’其特徵在於··使用。1 -離子？辰度成為0 · 5mg/ 1以下之硫酸—硫酸銅水溶液，來作 為電解液，進行電解而使得由基底銅箔所形成之基底銅電 路側成為陰極，在該基底銅電路之表面上，形成純銅電鐘 層。 1 〇·如申請專利範圍第9項之自黏式條帶之製造方 法，其中，前述硫酸一硫酸銅水溶液係Cu2+離子濃度成為 40g/l〜120g/；l、游離SCh2_離子濃度成為1〇〇g/1〜2〇〇g /1 〇 11. 一種自黏式條帶之製造方法，其特徵在於：使用 Cl·離子濃度2.0mg/l以下、蛋白質濃度〇5mg/1以下之 硫酸一硫酸銅水溶液，來作為電解液，進行電解而使得由 基底銅4所形成之基底銅電路側成為陰極，在該基底銅電 路之表面上，形成純銅電鍍層。 12. 如申請專利範圍第U項之自黏式條帶之製造方 法’其中，前述硫酸一硫酸銅水溶液係Cu2+離子濃度成為 4〇g/ 1〜1 20g/卜游離so,離子濃度成為丨〇〇g/丨〜2〇〇g / 1。 13. —種自黏式條帶之製造方法，其特徵在於：cu2+離 子濃度成為ig/i〜5g/i，cr離子濃度成為0 5mg/1以 下’羅謝爾鹽或EDTA· 4Na之至少一種錯化劑濃度成為1〇g / 1 〇〇g/ 1包έ甲酸:來作為還原劑，並且，使用pH值 2213-7100-PF 33 200541417 10〜13. 5之硫酸銅無電解電鍍液，進行無電解電鍍，在由 基底銅箔所形成之基底銅電路之表面上，形成純銅電鍍層。
    2213-7100-PF 34
TW094115553A 2004-05-26 2005-05-13 Pure copper-coated copper foil and method of producing the same, and TAB tape and method of producing the same TW200541417A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004156105A JP3963907B2 (ja) 2004-05-26 2004-05-26 純銅被覆銅箔及びその製造方法、並びにｔａｂテープ及びその製造方法

Publications (1)

Publication Number Publication Date
TW200541417A true TW200541417A (en) 2005-12-16

Family

ID=35446768

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094115553A TW200541417A (en) 2004-05-26 2005-05-13 Pure copper-coated copper foil and method of producing the same, and TAB tape and method of producing the same

Country Status (5)

Country Link
US (1) US20050269673A1 (zh)
JP (1) JP3963907B2 (zh)
KR (1) KR20060046123A (zh)
CN (1) CN1724252A (zh)
TW (1) TW200541417A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488408B2 (en) * 2004-07-20 2009-02-10 Panasonic Corporation Tin-plated film and method for producing the same
JP2007214519A (ja) * 2006-02-13 2007-08-23 Sumitomo Metal Mining Co Ltd 金属被覆ポリイミド基板およびこれを用いた錫めっき法
WO2013176680A1 (en) * 2012-05-25 2013-11-28 Empire Technology Development, Llc Copper substrate for deposition of graphene
US10205170B1 (en) * 2017-12-04 2019-02-12 Chang Chun Petrochemical Co., Ltd. Copper foil for current collector of lithium secondary battery

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549940A (en) * 1984-04-23 1985-10-29 Karwan Steven J Method for surface treating copper foil
WO1991019024A1 (en) * 1990-05-30 1991-12-12 Gould, Inc. Electrodeposited copper foil and process for making same using electrolyte solutions having low chloride ion concentrations
US5431803A (en) * 1990-05-30 1995-07-11 Gould Electronics Inc. Electrodeposited copper foil and process for making same
US5545466A (en) * 1993-03-19 1996-08-13 Mitsui Mining & Smelting Co., Ltd. Copper-clad laminate and printed wiring board
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
US6123788A (en) * 1993-04-19 2000-09-26 Electrocopper Products Limited Copper wire and process for making copper wire
US5919379A (en) * 1997-12-22 1999-07-06 Foil Technology Development Corporation Copper-foil having a protective layer and copper-clad laminates using same
US5989727A (en) * 1998-03-04 1999-11-23 Circuit Foil U.S.A., Inc. Electrolytic copper foil having a modified shiny side
JP2004006612A (ja) * 2002-04-12 2004-01-08 Mitsui Mining & Smelting Co Ltd キャリア箔付銅箔及びそのキャリア箔付銅箔の製造方法並びにそのキャリア箔付銅箔を用いた銅張積層板
JP3977790B2 (ja) * 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
US6964884B1 (en) * 2004-11-19 2005-11-15 Endicott Interconnect Technologies, Inc. Circuitized substrates utilizing three smooth-sided conductive layers as part thereof, method of making same, and electrical assemblies and information handling systems utilizing same

Also Published As

Publication number Publication date
US20050269673A1 (en) 2005-12-08
JP2005340434A (ja) 2005-12-08
JP3963907B2 (ja) 2007-08-22
KR20060046123A (ko) 2006-05-17
CN1724252A (zh) 2006-01-25

Similar Documents

Publication Publication Date Title
TWI335943B (en) Whiskerless plated structure and plating method
JP4626390B2 (ja) 環境保護を配慮したプリント配線板用銅箔
TWI286580B (en) Methods of minimizing whisker growth in tin electrodeposits
TW583346B (en) Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
TWI359212B (zh)
US20070007144A1 (en) Tin electrodeposits having properties or characteristics that minimize tin whisker growth
TWI260351B (en) Electroless gold plating solution
TW200936817A (en) Electrolytic copper foil and process for producing the electrolytic copper foil
JP5435505B2 (ja) レプリカ用金属箔及びその製造方法、絶縁基板、配線基板
JP2007119902A (ja) ニッケルめっき液とその製造方法、ニッケルめっき方法およびプリント配線板用銅箔
JP4492434B2 (ja) プリント配線板用銅箔とその製造方法およびその製造に用いる３価クロム化成処理液
JP5887381B2 (ja) 有毒金属または半金属を使用することなく電気めっき法により黄色金合金析出物を得る方法
TW200541417A (en) Pure copper-coated copper foil and method of producing the same, and TAB tape and method of producing the same
JP2001181886A (ja) 電解銅箔
TWI408252B (zh) 非氰化物無電黃金電鍍液及無電黃金電鍍方法
JPH0649958B2 (ja) 電解銅箔の製造方法
JPH0631461B2 (ja) 電解銅箔の製造方法
JP4549774B2 (ja) 電解銅箔の製造方法
JPWO2019176049A1 (ja) 電解ロジウムめっき液
JPH0257153B2 (zh)
JP2007009261A (ja) プリント配線板用銅箔及びその製造方法
US20160108254A1 (en) Zinc immersion coating solutions, double-zincate method, method of forming a metal plating film, and semiconductor device
JP3906347B2 (ja) 印刷回路用銅箔
JP3388408B2 (ja) すずーニッケル合金膜の製造方法
JPH0633499B2 (ja) 非導電体へのめっき方法