TW200410313A - Method of displacement deposition for wire casting - Google Patents
Method of displacement deposition for wire casting Download PDFInfo
- Publication number
- TW200410313A TW200410313A TW091134994A TW91134994A TW200410313A TW 200410313 A TW200410313 A TW 200410313A TW 091134994 A TW091134994 A TW 091134994A TW 91134994 A TW91134994 A TW 91134994A TW 200410313 A TW200410313 A TW 200410313A
- Authority
- TW
- Taiwan
- Prior art keywords
- replacement
- sacrificial layer
- wire
- layer
- copper
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000005266 casting Methods 0.000 title claims abstract description 5
- 230000008021 deposition Effects 0.000 title abstract description 9
- 238000006073 displacement reaction Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 64
- 238000000151 deposition Methods 0.000 claims description 25
- 239000012790 adhesive layer Substances 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910000365 copper sulfate Inorganic materials 0.000 claims description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical group [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 54
- 229910052802 copper Inorganic materials 0.000 abstract description 30
- 239000010949 copper Substances 0.000 abstract description 30
- 239000010936 titanium Substances 0.000 abstract description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052719 titanium Inorganic materials 0.000 abstract description 11
- 230000008569 process Effects 0.000 abstract description 10
- 229910052715 tantalum Inorganic materials 0.000 abstract description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract description 3
- 239000003292 glue Substances 0.000 abstract 2
- 238000000206 photolithography Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000227 grinding Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005496 tempering Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910000366 copper(II) sulfate Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/54—Contact plating, i.e. electroless electrochemical plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Electrochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
200410313 五、發明說明（1) 【發明所屬之技術領域】 本發明係有關一種導線鑄模之置換沉積方法，尤指一 種利用置換犧牲層圖形化製程產生所需之導線樣式的模型 ，而能直接置換沈積出之所需導線樣式的置換沉積方法。 【先前技術】 按，目前運用於VLS I (超大型積體電路）與UL S I (甚大型積體電路）製程中的鍍銅技術有P V D、C V D 、 Electroplating、 Electroless deposition# ^ /¾ ，其中以P V D技術所獲得的銅膜電阻值品質最佳，然而 ，此技術對溝槽結構的f皆梯表面覆蓋率（s t ep coverage )不均勻；而C V D技術雖有較佳之階梯覆蓋率，但是所 獲得的銅膜含有較多的雜質，而導致電阻質較高。再者， 傳統乾式腐蝕配方無法產生揮發性高的反應產物，致使銅 膜不易以乾式餘刻技術（d r y e t c h i n g )形成導線。 而目前普遍採用的方法係為大馬士革鑲嵌製程，如第 4圖所不’其主要係以黃光钱刻方式將晶片之基板7 1上 之介電質層7 2蝕刻出所需之導線樣式的溝槽7 3 ，再於 介電質層7 2上鍍上一銅層7 4 ，將所有的溝槽7 3覆蓋 ，最後再以C Μ P研磨除去銅層7 4中不需要的部份，僅 留下溝槽7 3中的部份，而形成所需之銅導線7 4 1 。 然而，以C Μ Ρ研磨的方法來除去銅層7 4中不需要 的部份，目前的技術只能以一次單片進行晶圓處理需要一 片一片地研磨，實在是一項十分麻煩且耗時的工作，因此 ，其產量較低、成本較高，而有加以改進之必要。
第5頁 200410313 五、發明說明（2) 為改善前述之大馬士革鑲嵌製程，目前業界研發出一 種以多晶石夕作為化學反應中的置換犧牲層來進行銅膜置換 沉積之方法，如第8 9 1 1 1 0 2 7號銅導線的製造方法 發明專利所揭示之方法，請參閱第5圖，其主要係於基底 8 1上形成一介電質層8 2 ，再以蝕刻方式於該介電質層 82上形成溝槽821 ，並於介電質層82上形成一阻障 層8 3 ，且於該阻障層8 3上覆蓋一多晶矽層8 4 ，再將 該多晶石夕層8 4以化學或機械方式剝除溝槽8 2 1部位以 外的部份，使多晶矽層8 4僅留存位於溝槽8 2 1部位的 部份，最後以硫酸銅（CuS04)加氫氟酸（Β0Ε)之溶液來 對留存的多晶矽層8 4進行化學置換沉積反應，將溶液中 的銅離子還原為銅原子沈積在多晶石夕層8 4外緣，反應式 如下：
Si + 6F- + 2Cu2+— SiF62- + 2Cu(s)，Ered〇x = + 1· 45eV 於此反應過程中，離子可籍擴散進入矽膜表面，形成 新的銅膜，最後可依多晶矽8 4的形狀形成同樣形狀之銅 導線8 5。 而前述以多晶矽供銅置換沉積之方法中，置換沉積形 成之銅導線8 5與該介電質層8 2間附著力不足，會造成 銅導線8 5容易剝落的問題，而且目前以此技術所得的銅 導線會因含有殘留的矽及其它導電性較差之雜質，造成電 阻值較高的問題，而無法廣泛應用作為實際的積體電路内 部之連接線。故而，以多晶矽供銅置換沉積之方法仍有加 以改善之必要。
第6頁 200410313 五、發明說明（3) 【發明内容】 本發明之主要目的，在於解決上述的問題而提供一種 導線鑄模之置換沉積方法，由於設置於該黏著層上之置換 犧牲層，係經由標準微影術或黃光蝕刻方式圖形化為所需 之導線樣式模型，而能直接置換沈積出之所需樣式之銅質 導線，而能達到簡化製程以降低製造成本之功效。 本發明之次一目的，係在於該置換犧牲層係為鈦、组 等高黏著力金屬材質，而能增強置換沉積出之銅質導線與 黏著層之附著力。 本發明之再一目的，係在於以欽、钽等金屬材質為置 換犧牲層所置換沉積出之銅質導線，不具有導電性差之殘 留物質，而能大幅降低置換沉積出之銅質導線的電阻質。 為達前述各目的，本發明係之導線鑄模之置換沉積方 法，其包括： 於一基板上形成一黏著層，且於該黏著層上設置一置 換犧牲層，並將該置換犧牲層圖形化為所需之導線樣式； 以及 於化學反應溶液中將該置換犧牲層置換沈積為導線。 本發明之上述及其他目的與優點，不難從下述所選用 實施例之詳細說明與附圖中，獲得深入了解。 當然，本發明在某些另件上，或另件之安排上容許有 所不同，但所選用之實施例，則於本說明書中，予以詳細 說明，並於附圖中展示其構造。 【實施方式】
第7頁 200410313 五、發明說明 請參 之實施例 種結構之 本發 Μι 彳rt 班 上θ又且一 化製程產 於化 線。 請參 模之置換 1 ·準備 (4) 閱第1 結揭：， 限制。 明之導 基板1 置換犧 生所需 學反應 閱第1 沉積方 工業用 圖及第2圖， 此僅供說明之 線鑄模之置換 上幵> 成一黏著 牲層1 2 ，並 之導線樣式的 溶液中將該置 圖及第2圖， 法如下·· 電子等級之矽 圖中所示者為士义 =為本發明所選用 用 在專利申培卜、， ^ Τ明上亚不受 此 :?了法，其主要包括： 曰 ，且於該黏著層1丄 ^該t犧牲層12圖形 換犧牲層1 2置換沈積為導 本發明主要實施例之導線鑄 晶片，作為本發明中之 基板 以南溫爐於基板1上成長 oxide) 1 5 〇〇埃（A)、 再以PECVD於氧化層丄〇 ] 以作為一抗腐餘層1 〇 2 一氧化層1 0 1 ( wet ，以作為絕緣之用。 上成長Si3N45〇〇埃厚， ，來提供絕緣與抗腐敍功能 4 •於激鍍設備中通N 2的狀態下，在抗腐姓層丄〇 2上 成長TlN1 〇 0埃作為黏著層1 1，於本實施例中， 以濺鍍設備成長黏箸層丄丄的時間為8 6秒。 •於歲鐘設備中’在黏著層11上成長3000埃厚之 欽（Τι)金屬作為置換犧牲層1 2 ，而前述之黏著層1 1係用於強化置換犧牲層1 2與絕緣之底層間的黏附 ___ rflllr mm
I 繼Aw 第8頁 200410313
五、發明說明（5) 情形。 6 ·以標準微影術（1 i t h〇g r a p h y )將以欽仝 lL p ^ i屬為W拖揭、 牲層1 2圖形化以除去不需要的部份，寧#戶且/兴抵省 線樣式，以作為置換沈積銅導線之模型^ $所需之導 7 ·以一公升的去離子純水與4 0 m 1氫氟酸（b 〇 1 酸銅（CuS04 )之混合比例，調配成所中 及4 g石爪 反應溶液。 风斤而之化學鍍銅 8 ·將具有鈦金屬之模型1 2 1的基板1 ，置 5 反應 >谷液中8分鐘，使鈦金屬之模型 本鍍銅 沉積為銅導線2。 1凡全置換 9 ·將基板1取出，即可於其表面獲得 9 。 耆良好之銅導線 亦可以组（Ta)金屬來替代鈦全屬 而用來將置“換犧牲層1 2圖形化之 (etching)方式來進行。 於前述之方法中， 作為置換犧牲層1 2 ， 方式亦可採用黃光银刻 而由S ι 3Ν4所形成之抗腐蝕層1 〇 2 ，具有抗化學梦 銅反應溶液之氫氟酸（B0E )腐蝕的功用，而能避免^ = 1被腐餘。 土 由於以習知之大馬士革鑲嵌製程所製得之銅層無法以 頁光餘刻方式或標準微影術來蝕刻，因此需要後續之研磨 加工程序，而本發明之方法中，係將鈦金屬之置換犧牲層 1 2先圖形化製成所需之導線樣式的模型1 2 1 ，並依此 板型1 2 1於化學鍍銅反應溶液中直接置換沉積出所需樣 式之銅導線2 ，因此，能簡化研磨等程序以達到降低製造
200410313 五、發明說明（6) 成本之功效。 再者，該置換犧牲層1 2係為鈦、组等高黏著力金屬 材質，而鈦、钽等金屬材質具有阻障銅子擴散的效用，以 阻止銅原子擴散進入供絕緣之氧化層1 〇 1與抗腐蝕層1 0 2甚至半導體之基板1 ，破壞電晶體的特性，阻障銅子 擴散的效用一方面可以阻擋銅原子，另一方面可以增加銅 導線2與黏著層1 1間之附著力，以克服習知技術中銅導 線容易剝落的問題；且以鈦、鈕等金屬材質為置換犧牲層 1 2 ，在置換轉成銅導線2後即使有部份鈦、鈕等金屬殘 留，也不至於影響銅的電阻值太多，使製成之銅導線2的 電阻質的平均值約為8. 5 // Ω -cm，與鋁導線相當。若再經 由回火處理約4 0〜5 0 m i η，則能使銅導線2的電阻質 降低至約1 . 9 6 // Ω - c m，已經非常接近銅塊材料之理想電阻 值約1.67// Ω-cm，如第3圖所示。 綜上所述，依本發明的導線鑄模之置換沉積方法，確 實能簡化製程以達到降低製造成本之功效，且能達到增強 置換沉積出之銅導線2與黏著層1 1間之附著力，並降低 置換沉積出之銅導線2電阻質等功效。 以上所述實施例之揭示係用以說明本發明，並非用以 限制本發明，故舉凡數值之變更或等效元件之置換仍應隸 屬本發明之範疇。 由以上詳細說明，可使熟知本項技藝者明瞭本發明的 確可達成前述目的，實已符合專利法之規定，爰提出專利 申請。章節結束
第10頁 200410313 圖式簡單說明 【圖式簡單說明】 第1圖係本發明之操作示意圖 第2圖係本發明之流程圖 第3圖係置換沉積出之銅導線進行回火處理之回火時 間與電阻值之關係圖 第4圖係大馬士革鑲嵌製程之各步驟的示意圖 第5圖係以多晶矽作為化學反應中的置換犧牲層來進 行銅膜置換沉積方法之各步驟的示意圖 【圖號說明】 介電質層7 2 銅層7 4 基底8 1 溝槽8 2 1 多晶矽層8 4 氧化層1〇 黏著層1 1 模型1 2 1 (習用部分） 基板7 1 溝槽7 3 銅導線7 4 1 介電質層8 2 阻障層8 3 銅導線8 5 (本發明部分 基板1 抗腐钱層1〇2 置換犧牲層1 2 銅導線2
第11頁
Claims (1)
- 200410313 六、申請專利範圍 1 · 一種導線鑄模之置換沉積方法，其包括： 於一基板上形成一黏著層，且於該黏著層上 設置一置換犧牲層，並將該置換犧牲層圖形化為所需 之導線樣式；以及 於化學反應溶液中將該置換犧牲層置換沈積為導 線。 2 ·依申請專利範圍第1項所述之導線鑄模之置換沉積方 法，其中該置換犧牲層之材質係為鈒金屬。 3 ·依申請專利範圍第1項所述之導線鑄模之置換沉積方 法，其中該置換犧牲層之材質係為鈕金屬。 4 ·依申請專利範圍第1項所述之導線鑄模之置換沉積方 法，其中將該置換犧牲層圖形化之方式係以標準微影 術方式來進行。 5 ·依申請專利範圍第1項所述之導線鑄模之置換沉積方 法，其中將該置換犧牲層圖形化之方式係以黃光蝕刻 方式來進行。 6 ·依申請專利範圍第1項所述之導線鑄模之置換沉積方 法，其中於該黏著層上設置該置換犧牲層之方法係以 濺鍍方式來進行。 7 ·依申請專利範圍第1項所述之導線鑄模之置換沉積方 法，其中化學反應溶液係以一公升之去離子純水添加 4 0 m 1的氫氟酸B〇E與4 g之硫酸銅C u S 0 4之混合比例調 酉己而成。 8 ·依申請專利範圍第6項所述之導線鑄模之置換沉積方第12頁 200410313 六'、申請專利範圍 法，其中濺鍍出之置換犧牲層的厚度約為3 0 0 0埃第13頁
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091134994A TW575913B (en) | 2002-12-03 | 2002-12-03 | Replacement deposition method of conductive wire molding |
| US10/725,552 US7141269B2 (en) | 2002-12-03 | 2003-12-03 | Molding technique for copper interconnecting wires by electrochemical displacement deposition on the pre-shaped metal layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091134994A TW575913B (en) | 2002-12-03 | 2002-12-03 | Replacement deposition method of conductive wire molding |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW575913B TW575913B (en) | 2004-02-11 |
| TW200410313A true TW200410313A (en) | 2004-06-16 |
Family
ID=32734314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091134994A TW575913B (en) | 2002-12-03 | 2002-12-03 | Replacement deposition method of conductive wire molding |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7141269B2 (zh) |
| TW (1) | TW575913B (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69226411T2 (de) * | 1991-09-30 | 1998-12-24 | At & T Corp | Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen |
| US6261637B1 (en) * | 1995-12-15 | 2001-07-17 | Enthone-Omi, Inc. | Use of palladium immersion deposition to selectively initiate electroless plating on Ti and W alloys for wafer fabrication |
-
2002
- 2002-12-03 TW TW091134994A patent/TW575913B/zh not_active IP Right Cessation
-
2003
- 2003-12-03 US US10/725,552 patent/US7141269B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7141269B2 (en) | 2006-11-28 |
| US20040222558A1 (en) | 2004-11-11 |
| TW575913B (en) | 2004-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105609471B (zh) | 用于垂直nand孔蚀刻的镀覆金属硬掩模 | |
| KR100711526B1 (ko) | 구리 연결선을 갖는 반도체 장치의 제조방법 | |
| US6537905B1 (en) | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug | |
| JP5203602B2 (ja) | 銅でないメッキ可能層の上への銅の直接電気メッキのための方法 | |
| TW201218316A (en) | Method for processing semiconductor structure and device based on the same | |
| US9153500B2 (en) | Method for improving the electromigration resistance in the copper interconnection process | |
| US6743719B1 (en) | Method for forming a conductive copper structure | |
| JP2002033323A (ja) | 銅相互接続部を有する半導体デバイスの製造方法 | |
| US9087881B2 (en) | Electroless fill of trench in semiconductor structure | |
| KR100499557B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100495856B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| TWI272725B (en) | Method of fabricating TFT array substrate and metal layer thereof | |
| TW200410313A (en) | Method of displacement deposition for wire casting | |
| US20060276021A1 (en) | Method for forming metal line of semiconductor device | |
| JP4202016B2 (ja) | 電気めっき浴を準備する方法および関連した銅めっきプロセス | |
| KR100609049B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| TW455954B (en) | Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure | |
| TW516182B (en) | Manufacturing method of dual damascene structure | |
| KR100587657B1 (ko) | 이씨피공정에서의 터미날 효과 최소화 방법 | |
| KR100741269B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| US6287970B1 (en) | Method of making a semiconductor with copper passivating film | |
| KR100286253B1 (ko) | 질소플라즈마를 이용한 선택적 금속박막 증착방법 및 그를 이용한 다층금속 연결배선 방법 | |
| JPH11312655A (ja) | Ｃｕ合金膜の形成方法および半導体装置の製造方法 | |
| TW473974B (en) | Manufacture method of copper interconnect with flat surface | |
| TWI236096B (en) | A metal plug and a method for fabricating thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |