SU999140A1 - Code converter - Google Patents
Code converter Download PDFInfo
- Publication number
- SU999140A1 SU999140A1 SU802903691A SU2903691A SU999140A1 SU 999140 A1 SU999140 A1 SU 999140A1 SU 802903691 A SU802903691 A SU 802903691A SU 2903691 A SU2903691 A SU 2903691A SU 999140 A1 SU999140 A1 SU 999140A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- shift register
- counter
- code converter
- code
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
(54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ(54) CODE CONVERTER
Изобретение относитс к импульсной технике и может быть использоа,ано в автоматических коммутационных ,системах.The invention relates to a pulse technique and can be used, ano, in automatic switching systems.
Известен преобразователь кода, содержащий элемент кодировани , выполненный , например, иа ключевых элементах с вертикальншш разр дными it командными шинами, входные и выходные шины 1 .A code converter is known that contains a coding element, for example, performed on key elements with vertical it it command buses, input and output buses 1.
Недостатком преобразовател кода вл етс сложность его схемотехни- . ческой реализации при увеличении числа входных шин.The disadvantage of a code converter is the complexity of its circuitry. This can be achieved by increasing the number of input buses.
Наиболее близким к изобретению вл етс преобразователь кода, содержащий вычитающий дивоичный счетчик,; выполненный, например, на основе регистра сдвига, двоично-дес тичный счетчик, элемент И, дешифратор, входные и выходные шины 2/ Недостатком известного преобразовател вл етс отсутствие возможности преобразовани каждого входного кода в последовательность монотонно измен к цихс кодов. .. . Целью изобретени вл етс расширение функциональных возможностей за счет обеспечени преобразовани каждого входного в последова- .Closest to the invention is a code converter containing a subtracting divisor counter; performed, for example, on the basis of a shift register, a binary-decimal counter, an AND element, a decoder, input and output buses 2 / A disadvantage of the known converter is the inability to convert each input code into a sequence of monotonous changes to cix codes. .. The aim of the invention is to enhance the functionality by ensuring the conversion of each input to a sequence.
тельность монотонно измен юи хс кодов. .The monotonous change of the xy xc codes. .
Поставленна цель достигаетс i тем, что в преобразователе кодов, J содержащем счетчик импульсов в регистр сдвига, входы занесени параллельного кода которого подключены к входным информасшонным шинам,счетный вход счетчика импульсов соединен The goal is achieved by the fact that in the code converter, J containing a pulse counter in the shift register, the inputs of which the parallel code is written to the input information buses, the count input of the pulse counter is connected
10 с тактовым входом регистра сдвига, выход последнего разр да которого соединен с первьми входами элементов И, и ШИВУ тактовых импульсоа, вторые входы элементов И соединены с соот15 ветствующие выходакш счетчика импульсов , выход послёд| его разр да . которого подключен к упра эл юцему входу регистра сдвига, вход последовательной згтиси которого подключен 10 with a clock input of the shift register, the output of the last bit of which is connected to the first inputs of the AND elements, and the PULSE of the clock pulses, the second inputs of the AND elements are connected to the corresponding output of the pulse counter, the output after | its bit. which is connected to the control of the electronic input of the shift register, the serial input of which is connected
20 к шине посто нного потенциала, а . счетный вход счетчика импульсов соединен с шиной тактовых импульсов.20 to constant potential bus, a. the counting input of the pulse counter is connected to the clock pulse bus.
На чертеже представлена функциональна схема преобразовател кодов.The drawing shows the functional diagram of the Converter codes.
2525
Преобразователь кодов содержит регистр 1 сдвига, счетчик 2 импульсов , элементы ИЗ, входные информационные шины 4, шину 5 посто нного потенциала, шину 6 тактовых импуль30 сов и выходные цийы 7.The code converter contains a shift register 1, a pulse counter 2, IZ elements, input information buses 4, a constant potential bus 5, a bus 6 clock pulses, and output 7.
Преобразователь кодов работает следующим образом.Converter codes works as follows.
Сдвиговый регистр 1 работает в двух режимах; режиме параллельной записи и режиме сдвига. Установка режима работы регистра 1 сдвига осуществл етс с выхода последнего разр да счетчика 2 импульсов. Режим сдвига при этом устанавливаетс в момент установки счетчика 2 в нулевое состо ние с выхода его последнего разр да. Если в регистре 1 сдвига , например, в (п-2) разр де, была записана единица, то через два так .товых импульса, которые также подаютс на счетный вход счетчика 2 импульсов , она передвигаетс в последний разр д сдвигового регистра 1. Логическа единица с последнего разр да сдвигового регистра 1 поступает на входы элементов И 3, разреша списывание информации со счетчика 2, в котором записано число 2 в двоичном коде. При этом емкость счетчика 2 должна быть больше числа входных информационных шин регистра 1 сдвига. При установке последнего разр да счетчика 2 в единичное состо ние устанавливаетс режим параллельной записи и до установки счетчика 2 в нулевое состо ние, информаци с входных шин 4 переписываетс в регистр 1 сдвига, далее цикл повтор етс .Shift register 1 operates in two modes; parallel recording mode and shift mode. The setting of the mode of operation of the shift register 1 is carried out from the output of the last digit of the counter 2 pulses. The shift mode is set at the moment of setting the counter 2 to the zero state from the output of its last bit. If in shift register 1, for example, in (p-2) bit, a unit was recorded, then after two such pulses, which are also fed to the counting input of the pulse counter 2, it moves to the last bit of the shift register 1. Logic the unit from the last bit of the shift register 1 is fed to the inputs of the And 3 elements, allowing the information 2 to be copied off, in which the number 2 is written in the binary code. At the same time, the capacity of counter 2 must be greater than the number of input information buses of the shift register 1. When the last bit of the counter 2 is set to one, the parallel writing mode is set and before the counter 2 is set to the zero state, the information from the input buses 4 is copied to the shift register 1, then the cycle repeats.
Таким образом, логической единице на (п-2) входе соответствует кодова комбинаци 2 в двоичном коде.Thus, the logical unit on the (p-2) input corresponds to code combination 2 in binary code.
Следует отметить, что в соответствии с типом используемого счетчикаIt should be noted that in accordance with the type of counter used
в устройстве можно получить кодирование различного типа.in the device you can get the encoding of various types.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802903691A SU999140A1 (en) | 1980-04-04 | 1980-04-04 | Code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802903691A SU999140A1 (en) | 1980-04-04 | 1980-04-04 | Code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU999140A1 true SU999140A1 (en) | 1983-02-23 |
Family
ID=20886961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802903691A SU999140A1 (en) | 1980-04-04 | 1980-04-04 | Code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU999140A1 (en) |
-
1980
- 1980-04-04 SU SU802903691A patent/SU999140A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2954165A (en) | Cyclic digital decoder | |
SU999140A1 (en) | Code converter | |
US3564225A (en) | Serial binary coded decimal converter | |
US2998192A (en) | Computer register | |
US4070664A (en) | Key controlled digital system having separated display periods and key input periods | |
US3786490A (en) | Reversible 2{40 s complement to sign-magnitude converter | |
US2973511A (en) | Code converter | |
US3033452A (en) | Counter | |
SU593211A1 (en) | Digital computer | |
SU957437A1 (en) | Optical electronic module | |
SU758510A1 (en) | Analogue-digital converter | |
SU1151955A1 (en) | Dividing device | |
RU2117978C1 (en) | Programmable device for logical control of electric drives and alarm | |
SU369715A1 (en) | THIRD POTENTIAL TRIGGER | |
SU1097994A1 (en) | Device for transforming binary code to code of number system with negative radix | |
US4334212A (en) | Electronic latch for digitally actuating a load | |
US3674997A (en) | Right shifting system with data stored in polish stack form | |
RU2222822C2 (en) | Device for programmed control over electric motor drives, electron keys and signaling | |
SU1264163A1 (en) | Modulo 3 adder | |
SU382146A1 (en) | DEVICE FOR SHIFT NUMBERS | |
SU1531086A1 (en) | Arithmetic-logic device | |
SU736097A1 (en) | Squaring arrangement | |
SU1233172A1 (en) | Number-to-probability converter | |
SU1124282A1 (en) | Transformer from binary code to binary-coded decimal code of angular units | |
SU890393A1 (en) | Modulo three adder |