SU993266A2 - Устройство дл тестового контрол цифровых узлов электронно-вычислительных машин - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ТЕСТОВОГО КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ ЭЛЕКТРОННЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН

1

Изобретение относитс  к электронной вычислительной технике и может быть ис пользовано в аготаратуре автоматического контрол  и диагностики цифровых узлов.

По основному авт. св. № 694863 известно устройство дл  тестового конт- рол  цифровых узлов ЭВМ, содержащее последовательно соединенные запоминающий блок дл  хранени51 тестов, блок записи информации, регистр теста, комму- ,о татор, блок управлени , блок сравнени ,, регистр сдвига и провер емый блок СЦ.

Недостатком этого устройства  вл етс  то, что .нагрузка на выходные элемённ ты провер емого издели  дл  всех кана- vs лов и дл  всех изделий одинакова и определ етс  величиной выходного сощ)оти& лени  элемента И-НЕ. Между тем, дл  более полной проверки издели  необходимо при его контроле иметь возможность. 2о имитировать наиболее т желые режимы работы издели , когда его выходные эл& . менты имеют максимальную нагрузку, при этом, так как выходные могут быть

нагружены на один или несколько элемент тов внутри провер емого издели  (обратные св зи), то пон тно, что величина тока нагрузки, имитируила  при проверке, должна иметь возможность измен тьс  от минимального до максимального зна- че1ги  с дискретностью, равной току, создаваемому одт1М элементом.

Цель изобретени  - повышение надеж ности работы устройства за счет контроюл  выходных элементов испытуемого издели  имитацией наиболее т желых работы.

Поставленна  цепь достигаетс  тем, что в устройство дл  тестового контрол  цифровых узлов электронных вычиспитольных машрн введены группа регистров ксм дов нагрузки и группа формирователей параметров сигналов нагрузки, причем групйа выходов регистра теста подключ на соответственно к входам каждого р&гистра кодов нагрузки грушш, группа выходов казкдого из которых пошипочвЕк к группе входов соответствующего формв «

роватеп  параметров сигналов нагрузки группы, выход каждого из которых подключен и: первому входу соотвегствунлцего элемента И коммутатора, треть  группа &ЫХОДОВ блока управпешш подключена к управл ющим входам регистров кодов нагрузки грухшы.

Кроме того, блсж управлени  содержит два элемента И, дешифратор, регистр, входы первого и второго элементов И и первый вход регистра  вл ютс  группой входов блока управлени , выходы первого и второго элементов И подключены -к первому и второму входам дешифратора. первый выход которого подключен к Bjopo му входу регистра, две группы выходов которого  вл ютс  .соответственно первой и второй группой выходов блока управлени , второй выход дешифратора  вл етс  третьей группой выходов блока управлений. На фиг. 1 предстаьлена структурна  схема предлагаемогпэ устройства; на фиг. 2 - схема бпока управлени . Устройство содержит запоминающий блок 1 дл  хранени  тестов, блок 2 заЩ1СИ информащш, регистр 3 теста, коммутатор 4, блок 5 управлени , блок 6 сравнени , регистр 7 сдвига, провер емый блок 8, группа элементов И-НЕ р,, две группы элементов И 10/)-1Ор и , группа элементов ИЛИ 12, группа регистров кодов нагрузки, rpyitпа формирователей параметров сигналов нагрузки, два элемента И 15 и 16, дешифратор 17, регистр 18 коммутатора . Устройство работает следуюпщм образом . Провер емый блок 8 имеет п контактов , каждый из которых может быть входн ным или выходным. В начале каждого теста в запоминающий блок 1 записана информаци , котора  задает распределение входных и выходных контактов провер емого издели  и величину нагрузки, которую нужно обеспечить отдельно дл  каж дого выходного контакта, чтобы проверить работу выходного элемента в наихудшем режиме. Информаци  из запоминающего блока 1 через блок 2 записи записываетс  в регистр 3 теста. В начале работы информаци  о распреДелении входных и. выходных контактов провер емого издели  из регистра 3 теота поступает в блок 5 управлени  коммутатором дл  выработки в парофазном коде сигналов упраштени  коммутатором, а информа эд , определ юща  максимальное количество элементов, на которые могут быть нагружены выходш 1е элементы про вер еМого издели  в двоичном коде, поступает из регистра 3 теста в регистры .

Двоичный код нагрузки с выходов регистров поступает иа входы формировать лей , на выходах которых формируютс  токи, значени  которых завис т от двоичного кода записанных в соответ. ствующих регистрах (отметим, что если контакт провер е «ого издели   вл етс  входным, то в соответствующих регистрах записываетс  нулева  информаци  и а выходах формирователей токи не форируютс ). Указанные токи по существу  вл ютс  аксимально допустимыми выходными тоами дл  соответствующего выходного элемента провер емого издели . В исходном состо нии на единичных выходах блока 5 поддерживаютс  сигналы О, т.е. элементы И-НЕ р закрыты , а элементы И 1О,,-1О, и 11-1-11, . В начале работы устройства на регистр 3 теста постуйают команды у1ьравлени  коммутатором и информаци  о величине нах-рузочной способности выходного элемента провер емого издели . Блок 5 управлени  принимает команды управлени , деши(ЙРИрует, вырабатывает разрешающие сигналы дл  прин ти  и формащда о нагрузочной способности из регистра 3 теста в регистры, устанавливает сигнал IHa единичных выходах блока 5, которые соответствуют входным контактам провер емого блока 8, и си1 налы О, соответствующие выходным контактам провер емого блока 8. Блок 5 управлени  поддерживает выработанные сигналы до конца прохождени  теста и запрещает прин тие последующих сигналов с регистра 3 теста в блок 5 управлени  И регистры 13-j-13n. Рассмотрим работу устройства, счита , например, что первый контакт npt вер емого издели   вл етс  входным. При этом блок 5 управлени  после прихода ксшанды управлени  и дешифрировани  ее обеспечивает открытие элемента 9 и закрытие элементов 1О и 11/|, тем самым обеспечива  прохождение информации из регистра 3 теста на первый контакт провер 0,4ого блока 8 и блокиру  прохождение информации на блок 6 сравнени  (в регистре 13 записаны нули и через формирователь 14 ток не проходит ).

Если первый контакт провер емого блока  вл етс  выходным, то блок 5 уи-равленв  обеспечивает крытие элеме та It-HE Q н открытие элементов И lOyj и И 11. В этом случае формирователь 14, ТО1Ш формирует toK, величина которого определ етс  кодой записанным в регистре 13, кото{йлй протекает через Еаыходной элемент при максимально допустимой нагрузке. Информаци  с выходного контакта провер емого блока 8 через элементы И 10, ИЛИ 12,j поступает на блок 6 сравнени , туда же дл  сравнени  поступает эталонное значение выхода провер емого блока с регистра теста через элементы И 11 и ИЛИ 12,. Дл  обеспечени  .нормального функоионировани  , элемент И-НЕ 9 имеет Rgj., вза фытом состо нии. Шок 6 сравнени  формирует сигналы О или 1 на каждом наборе тестаВ завистшюсти от равенства выходных сигналов провер ет ого блока и эталонных значений сигналов, поступающих с регистра теста. В случае равенства йырабатываетс  сигнал О, в неравенства хот  бы на.одном из контактов- .

Сигналь из блока 6 сравнени  поступают на регистр 7 одвига, где формиру етс  синдром неисправности. Синхроназаци  всего устройства обеспечиваетс  синхроимпульсами, поступающими с регистра теста. В начале провер ющей тест программы каждого издели  написана информаци  о распреде}1&нив входных и йлходных контактов провертемого издешв. В провер ющей тест-программе написана, также информаци , определ югца  максемальиое количество элементов, на которые могут быть нагружены выходные элементы пpoвep e foгo издели  в двоичном коде. В структуре слова кроме этих инфору1аций указываетс  также номер абонента, который должен прин ть эту информацию. В структуре слова один разр д выдел етс  дл  сигнала сопровождени .

Информационна  часть слова вз блока 1 пам ти через блок 2 записи и блок 3 теста лерез щнну 19 поступает на И.1ФЭР мационные входы регистра 18 коммутатора и регистров Зр нагрузки, а адресна  часть слова, указывающа  номер абонента, через шину 19 поступает на .первые входы элементов И 15 и 16.

При наличии сигнала сопровождени  на входе 19 а;цресна  часть слова через . элементы И поступает на .входы дешифратора 16. По номеру абонента, записанному в адресной части программы, нвформа ПИЯ принимаетс  регистром 18 кок{мутатора или регистрами , нагрузки при помощи выбранного выхода из выходов 2О дешифратора.

При отсутствии .сигнала сопровождени  информационна  .и адресна  части иин формации првш1маК}тс  только регистром 3 теста как тестова  информаци .

Контроль испытуемого шдели  проквэводитс  двум  режимами. Сначала пронэ|водитс  тестова  проверка изделий, при Которой в начале работы регистр 18 уста навл аетс  в соответствующее входу выходу состо ние {дл  входных контактов единичное, дл  выходных - нулевое). Трш геры всех регистров устанавливаютс  в нулевое состо ние, поэтому на выходной щине формирователей 14.-14 ток не формируетс . Работа предлагаемого устройства при тестовой проверке Ни чем не отличаетс  от работы устройства-прототипа .

Если испытуемое юделие прошло тестовую проверку, начинаетс  проверка вы ходных элементов издели  на нагрузочную способность. Наиболее т желый режим par боты элемента бывает тогда, когда да его выходе установлен низкий уровеоь. Поэтому тест-программа проверки издели  на нагрузоч гю с юсобвость составл ветс  так, чтобы на всех выходных элемешах устававливалс  низкий уровень. Предположим, что на выходе выходного элемента первэого контакта усташ)влен шкзквй уровешэ. В penEicrpe 13) записыве етс  двоичный код максимальной вагрузкв Открываютс  соответствуклове разрадвые ключи формировател  14 и сформвхювавш 1й на общей шине Шход1ю й тшс втекает через выходной тракзистор выходного элемента . На .выходе исправной (с точки зрени  нагрузочной способности); микросхемы нулевой уровень не мен етс  На выходе 1шис1фавной микросхемы по в тс  сбои, которые через элементы 1О а 12поступают на блок 6 сравнени , оттуда на регистр 7 сдвига. Даже при одном сбое на,выходе регистра 7 сдвига может формироватьс  синдром неирправности.

Claims (2)

1. Формула изобретени 

   . 1. Устройство дл  тестового контрол  цифровых узлов электронных вычислительных машин по авт. ев, № 694863, отличающеес  тем, что, с целью повышени  надежности, в него введены

   грутша регистров кодов нагрузки и групг. па формирователей параметров сигналов нагрузки, причем группа выходов регистра теста подключена соответственно к входам каждого регистра кодов нагрузки группы, групца выходов каждого иэ которых подключе1ш к группе входов соответствующего формировател  параметров сигналов нагрузки группы, выход каждого из которь х подключен к первому входу соответствузющего элемента И коммутатора, треть  группа выходов блока управлени  подключена к управл ющим входам регистров кодов нагрузки группы.
2. 2. Устройство по п; 1, о т л и ч а юЩ е е с   тем, что блок управлени  содержит два элемента И, дешифратор, регистр , входы первого и второго элементов И и .первый вход регистра  вл ютс  группой входов блока управлении, выходы первого и второго элементов И подключи ны к первому и второму входам дешифратора , первый выход которого подключен к второму входу регистра, две группы выходов которого  вл ютс  соответственно первой и второй группой выходов блока управлени , второй выход дешифратора  вл етс  третьей группой выходов блока управлени .

   Источники информации, прин тые во внимание при экспертизе

   1. Авторское свидетельство СССР № 694863,, кл. Q 06 F 11/12, 1979 (прототип).

   фуг.

   фуг. I