SU987782A1 - Three-phase bridge inverter control device - Google Patents

Description

() УСТРОЙСТВО дл  УПРАВЛЕНИЯ ТРЕХФАЗНЫМ () DEVICE FOR MANAGING THREE-PHASE

1 .one .

Изобретение относитс  к электротехнике и может быть использовано в системах дл  управлени  трехфазными мостовыми инверторами.The invention relates to electrical engineering and can be used in systems for controlling three-phase bridge inverters.

Известно устройство дл  управлени  трехфазным инвертором, содержащее три триггера, соединенные по кольцевой пересчетной схеме 1 .A device for controlling a three-phase inverter is known, which comprises three flip-flops connected by a ring scaler 1.

Недостатками данного устройства  вл ютс  низка  помехоустойчивость и сложность его конструкции, так как в него ввод тс  дополнительные элементы - конденсаторы и резисторы дл  исключени  ложного режима с одновременным переключением триггеров. Кроме того, вырабатываемые схемой управл ющие импульсные последовательности не имеют пауз между импульсами управлени , что приводит к по влению сквозных токов через силовые приборы инвертора. Эт-и токи увеличивают тепловые потери переключени  в силовых приборах инвертора и могут служить причиной выхода их из стро . МОСТОВЫМ ИНВЕРТОРОМThe disadvantages of this device are low noise immunity and complexity of its design, since it introduces additional elements - capacitors and resistors to eliminate the false mode with simultaneous switching of the flip-flops. In addition, the control pulse sequences produced by the circuit do not have pauses between the control pulses, which leads to the appearance of through currents through the inverter power devices. These currents increase the switching thermal losses in the power devices of the inverter and may cause them to fail. BRIDGE INVERTER

Наиболее близким к предлагаемому по технической сущности и достигаемому результату  вл етс  устройство дл  управлени  трехфазным инвертором« содержащее задающий генератор, три IK-триггера и снабженное двум  выходными логическими схемами эквивалентности в качестве дешифратора, причем 1ВЫХОД задающего генератора соединен с входами двух триггеров, соединенto ных по схеме делител  на три, выходы которых подключены соответственно к счетному входу третьего триггера и входу дешифратора, а один из входов JJ дешифратора соединен с выходом третьего триггера 2 J.Closest to the proposed technical essence and the achieved result is a device for controlling a three-phase inverter "containing a master oscillator, three IK-flip-flops and equipped with two output logic equivalence circuits as a decoder, and 1 OUTPUT master oscillator is connected to the inputs of two triggers connected by a divider circuit into three, the outputs of which are connected respectively to the counting input of the third trigger and the input of the decoder, and one of the inputs JJ of the decoder is connected to the output of TP 2 tego trigger J.

Недостатком указанного устройства  вл етс  ненадежность работы, так как оно не создаёт пауз между импульсами управлени , т.е. не исключает The disadvantage of this device is unreliable operation, since it does not create pauses between control pulses, i.e. does not exclude

20 по влени  сквозных токов через силовые приборы инвертора.20 occurrence of through currents through the power devices of the inverter.

Claims (2)

Цель изобретени  - повышение надежности . 39 Поставленна  цель достигаетс  тем что в устройстве в качестве дешифратора использован двоично-дес тичный .|ешифратор с диодной матрицей, выходы которой предназначены дл  подключени  к инвертору, причем инверсный выход генератора подключен к четвертому входу дешифратора. На фиг. 1 представлена схема предлагаемого устройства; на фиг. 2 диаграммы напр жений на выводах элементов устройства. Устройство дл  управлени  трехфазным мостовым инвертором содержит задающий генератор 1, ХК-триггеры 2-4, соединенные по схеме счетчика по модулю шест,ь, двоично-дес тичный дешифратор 5 и диодную матрицу 6. Устройство работает следующим образом .. Как известно, мостовые трехфазные инверторы управл ютс  периодической последовательностью сигналов , состо щей как минимум из шести тактов управлени . В предлагаемом устройстве каждому тактовому импульсу управл ющей последовательности, поступающему от задаюи его генератора t на счетчик, содержащий три 1К-триг гера 2-ij, соответствует трехразр дный код Q, Q2J который подаетс  на три входа двоично-дес тичного дешифратора 5. Например, второму Тактовому импульсу соответствует код 010 (фиг. 2). На четвертый вход дешифратора 5 поступают те же тактовые импульсы, инвертируемые по фазе F дл  согласовани  Пол рностей логических состо ний О и 1 с кодом Q, Q,., Qj, Следовательно, на дешифратор приходит четырехразр дный код Q, Q,.,, Q, F определ ющий состо ние выходов дешифратора 5. Логическое состо ние 1 четверто го разр да F обнул ет эти выходы, создава  тактируемую паузу между импульсами управл ющей последователь ности, т.е. обесточивает цепи управлени  силовых приборов инвертора на врем , необходимое дл  их полного за пирани , исключа  по вление сквозных токов. Например, коду 0101 второго тактового импульса соответствует обнуленнее состо ние выходов (фиг. 2). По истечении времени длительности второго тактового импульса на входы дешифратора 5 поступает код 0106, которому соответствует уровень логической 1 на выходе Qc. Диодна  матрица 5 из отдельных тактов управлени , длительность которых равна бО эл. град., формирует шесть трехфазных управл ющих последовательностей ,. ,О с импульсами и паузами В 180 эл. град. При этом импульсы этих последовательностей стробированы тактируемой паузой. Предлагаема  конструкци  устройства позвол ет повысить надежность управлени  за счет исключени  сквозных токов через силовые приборы трехфазного инвертора и КПД инвертора. Формула изобретени  Устройство дл  управлени  трехфазным мостовым инвертором, содержащее последовательно соединенные задающий генератор и счетчик на трех 1К-триггерах по мощулю шесть, выходами подключенный к соответствующим первым трем входам дешифратора, о тличающеес  тем, что, с целью повышени  надежности устройства в работе, в нем в качестве дешиф- , ратора использован двоично-дес тичный дешифратор с диодной матрицей, выходы которой предназначены дл  подключени  к инвертору, причем инверсный выход генератора подключен к четвертому входу дешифратора. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № if26321, кл. Н 03 К 17/02, 19б9. The purpose of the invention is to increase reliability. 39 The goal is achieved by using a binary-decimal device as a decoder. An encoder with a diode array, the outputs of which are intended to be connected to an inverter, the inverse output of the generator connected to the fourth input of the decoder. FIG. 1 shows the scheme of the proposed device; in fig. 2 voltage diagrams at the terminals of the device elements. A device for controlling a three-phase bridge inverter contains a master oscillator 1, XK-flip-flops 2-4, connected in a counter modulo pole, b, binary-decryption decoder 5 and diode array 6. The device works as follows .. As you know, three-phase bridge the inverters are controlled by a periodic sequence of signals consisting of at least six control cycles. In the proposed device, each clock pulse of the control sequence received from its generator t is sent to a counter containing three 1K-flip-flops 2-ij, a three-digit code Q, Q2J which is fed to three inputs of binary-decryptor 5. For example, the second clock pulse corresponds to code 010 (Fig. 2). The fourth input of the decoder 5 receives the same clock pulses, inverted in phase F to match the polarities of the logical states O and 1 with the code Q, Q,., Qj. Therefore, the four-bit code Q, Q,. ,, comes Q, F is the defining state of the outputs of the decoder 5. The logical state 1 of the fourth bit of F zips these outputs, creating a clocked pause between the pulses of the control sequence, i.e. de-energizes the control circuits of the power devices of the inverter for the time required for their complete operation, excluding the appearance of through currents. For example, code 0101 of the second clock pulse corresponds to a zeroed out state of the outputs (Fig. 2). After the time duration of the second clock pulse has elapsed, the code 0106 arrives at the inputs of the decoder 5, which corresponds to logic level 1 at output Qc. Diode matrix 5 of individual control cycles, the duration of which is equal to the el. hail., forms six three-phase control sequences,. , About with impulses and pauses In 180 el. hail. In this case, the pulses of these sequences are gated by a clocked pause. The proposed design of the device makes it possible to increase the control reliability by eliminating the through currents through the power devices of the three-phase inverter and the efficiency of the inverter. Claims An apparatus for controlling a three-phase bridge inverter, comprising a series-connected master oscillator and a counter on three 1K triggers, each with six outputs connected to the corresponding first three inputs of the decoder, in order to increase the reliability of the device in operation A binary-decimal diode matrix decoder is used as a decoder, a rator, the outputs of which are intended to be connected to an inverter, the inverse output of the generator being connected to a quarter th input of the decoder. Sources of information taken into account in the examination 1. USSR author's certificate № if26321, cl. H 03 K 17/02, 19b9. 2.Авторское свидетельство СССР № , кл. Н 02 Р 13/18, 1975.2. USSR author's certificate №, cl. H 02 R 13/18, 1975. ffffff JJ ii QQ ff r Y Y Y Y Yr y y y y y V V 7V 37 V V VV v 7v 37 v v v VV ir -27b ff Qfgir -27b ff Qfg ,, 8eight 4four tt %% 0yg.f0yg.f Фг/г.2Fg / g.2