SU983651A1 - Device for correcting cutter position in program controlled machinetool - Google Patents

Description

Изобретение относится к автоматике и вычислительной технике и может быть'; использовано в системах числового программного управления станками.The invention relates to automation and computer technology and may be '; used in systems of numerical program control of machines.

Известно устройство для коррекции . эквидистанты, состоящие из двух цифровых квадратов, генератор тактовых им- . пульсов и счетчика, основанное на сравнении квадрата величины поправки ΔΡ с квадратами проекций поправки на координатные оси, что осуществляется путем сложных вычислений [1].A device for correction is known. equidistant, consisting of two digital squares, clock generator im-. pulses and counter, based on a comparison of the square of the correction value ΔΡ with the squares of the projections of the correction on the coordinate axes, which is carried out by complex calculations [1].

Недостатком этого устройства является сложность.The disadvantage of this device is complexity.

Наиболее близким техническим решением к данному изобретению является устройство для коррекции эквидистанты, содержащее блок задания программы, основной линейно-круговой интерполятор, блок выделения нуля, генератор тактовых импульсов (ГТИ), блок регистрации окончания коррекции, логический блок и каналы связи. Это устройство позволяет сократить время нахождения координаты ис2 комой точки путем олодновременного поворота заданного радиуса-вектора с координатами Χ_Η,Υ_Η (Х_к, Υ_κ) и*величины поправки дР f2J.The closest technical solution to this invention is a device for the correction of equidistant, containing a program task block, a basic linear circular interpolator, a zero allocation unit, a clock pulse generator (GTI), a correction end recording unit, a logical unit and communication channels. This device allows one to reduce the time needed to find the coordinates of the unknown point by simultaneously rotating the given radius vector with the coordinates Χ _Η , Υ _Η (X _k , Υ _κ ) and * the magnitude of the correction dR f2J.

Недостатком указанного устройства являются большой объем электронного оборудования ввиду использования двух круговых интерполяторов, построенных на цифровых дифференциальных анализиторах (ПДА), и значительные погрешности ¹⁰ вычисления определяющиеся тем, что угловые цены импульсов аргумента интерполятора поправки AR и основной траектории оказываются далеко не одинаковыми и, наконец, низкое быстродействие, ¹⁵ определяемое максимально возможным радиусом основной траектории, который в токарных станках на оживальных поверхностях может составлять 10- м, что при цене импульса 0,001 мм соответствует 9999999 отсчетам, поэтому время расчета, даже при быстродействии основного кругового интерполятора 500;000 кГц, составит 20 с, что по условиям непре— рывности выдачи командных сигналов в следящий привод является недопустимым.The disadvantage of this device is the large amount of electronic equipment due to the use of two circular interpolators built on digital differential analyzers (PDA), and significant calculation errors ¹⁰ determined by the fact that the angular prices of the pulses of the argument of the interpolator corrections AR and the main path are far from the same and, finally, low speed ¹⁵ determined by the maximum possible radius of the basic path in which lathes on ogival surfaces can leave 10 m, that the low pulse of 0.001 mm corresponds 9999999 readings, so the calculation time even if the ground speed of the circular interpolator 500; 000 kHz is 20 s, on the conditions that continuity issue command signals to servo drive is invalid.

Цель изобретения - повышение быстродействия и упрощение устройства.The purpose of the invention is improving performance and simplifying the device.

Указанная цель достигается т^м, что ₅ устройство для коррекции положения резца на станке с программным управлением^ содержащее генератор импульсов, счетчик, выход которого подключен к R-bxoду первого RS-тригрера, последователь- ю но соединенные блок первых элементов ИЛИ, первый комбинационный сумматор и первый буферный регистр, выход которого подключен к второму входу первого комбинационного сумматора, последова- ,₅ тельно соединенные второй комбинационный сумматор, первый регистр сдвига и блок первых элементов И и последовательно соединенные третий комбинационный сумматор, второй регистр сдвига и блок ₂₀ вторых элементов И, выход которого и выход блока первых элементов И подключены к входам блока первых элементов ИЛИ, причем выходы первого и второго регистров сдвига подсоединены к входам ₂₅ второго и третьего комбинационных сумматоров соответственно, содержит блок сравнения, счетный триггер, второй RSтриггер, ЭК-триггер, последовательно соединенные третий элемент И, четвертый элемент И, пятый элемент И, второй буферный регистр, четвертый комбинационный сумматор, шестой элемент И, второй элемент ИЛИ и третий элемент ИЛИ, последовательно соединенные третий регистр сдвига и блок управления нормализацией, последовательно соединенные четвертый регистр сдвига, пятый комбинаци. онный сумматор, третий буферный регистр и седьмой элемент И, а также восьмой, девятый, десятый, одиннадцатый и двенадцатый элементы И, первый и второй элементы НЕ и четвертый элемент ИЛИ, выход которого подключен к счет- . ному входу счетчика, первый и второй входы - к выходам девятого и двенадцатого элементов И соответственно, а третий вход - к второму входу первого регистра сдвига и к выходу одиннадцатого элемента И, соединенного первым входом с входом второго элемента НЕ, с выходом первого элемента НЕ и с вторым входом блока первых элементов И, а вторым входом - с первым входом десятого элемента И, с вторым входом первого буферного регистра, с входом счетного триггера и с выходом восьмого элемента И, связанного первым входом и выходом четвертого элемента И, вторым вхо дом - с прямым выходом ЗК-триггера, инверсный выход которого подключен к первому входу третьего и к второму входу пятого элементов И, С-вход - к выходу третьего элемента ИЛИ, а 3 и К-входы - к прямому и инверсному выходам соответственно второго RS-триггера, соединенного S -входом с выходом второго элемента ИЛИ и R-входом - с вторым входом третьего элемента ИЛИ, с вторым входом второго регистра сдвига и с выходом десятого элемента И,второй вход которого подключен к второму выходу первого буферного регистра и к входу первого элемента НЕ, входы блока сравнения соединены с задающими входами устройства и с установочными входами третьего и четвертого регистров сдвига, первый выход - с вторым входом седьмого и с первым входом двенадцатого элементов И, а второй выход - с вторым входом шестого и с первым входом девятого элементов И, управляющие входы третьего и четвертого регистров сдвига подсоединены к выходу блока управления нормализацией, второй вход которого связан с вторым выходом четвертого регистра сдвига и с вторым входом пятого комбинационного сумматора подключенного третьим входом к выходу третьего буферного регистра, а вторым выходом - к третьему входу седьмого и к второму входу девятого элементов И, второй вход второго буферного регистра соединен с вторым выходом четвертого комбинационного сумматора, а первый вход - с третьим входом шестого и с вторым входом двенадцатого элементов •И и с вторым выходом третьего буферного регистра, второй и третий входы четвертого комбинационного сумматора подключены соответственно к первому и второму выходам третьего регистра сдвига, а первый выход - к третьему входу двенадцатого элемента И, выход счетного триггера связан с третьим входом первого комбинационного сумматора, прямой и инверсный выходы первого триггера соединены соответственно с третьим входом пятого и с вторым входом третьего элементов И, второй вход второго элемента ИЛИ подключен к выходу седьмого элемента И, а выход генератора импульсов связан с вторым входом четвертого элемента И.This goal is achieved t ^ m, that _{5 a} device for correcting the position of the cutter on a programmable machine tool ^ containing a pulse generator, a counter whose output is connected to the R-input of the first RS-trigger, sequentially connected to the block of the first elements OR, the first combinational an adder and a first buffer register whose output is connected to the second input of the first adder combination, sequence, ₅ Tel'nykh connected the second adder combination, the first shift register block and the first member and is connected in series and the third combination adder, the second shift register and the block _{20 of the} second AND elements, the output of which and the output of the block of the first elements AND are connected to the inputs of the block of the first elements OR, and the outputs of the first and second shift registers are connected to the inputs _{25 of the} second and third combination adders, respectively, contains comparison unit, counting trigger, second RS trigger, EC trigger, serially connected third element And, fourth element And, fifth element And, second buffer register, fourth combiner, sixth ele ent And, the second element and third OR gate OR, series-connected third shift register and a control unit normalization serially connected fourth shift register, the fifth combination. The totalizer, the third buffer register and the seventh AND element, as well as the eighth, ninth, tenth, eleventh and twelfth elements AND, the first and second elements NOT and the fourth OR element, the output of which is connected to the account. the first input of the counter, the first and second inputs are to the outputs of the ninth and twelfth AND elements, respectively, and the third input is to the second input of the first shift register and to the output of the eleventh AND connected by the first input to the input of the second element NOT, with the output of the first element NOT and with the second input of the block of the first elements And, and the second input - with the first input of the tenth element And, with the second input of the first buffer register, with the input of the counting trigger and with the output of the eighth element And, connected by the first input and output of the fourth element And, in the other entrance is with a direct output of a ЗК-flip-flop, the inverse output of which is connected to the first input of the third and second inputs of the fifth AND element, the C-input to the output of the third OR element, and 3 and K-inputs to direct and inverse outputs, respectively a second RS-flip-flop connected to the S-input with the output of the second OR element and the R-input with the second input of the third OR element, with the second input of the second shift register and with the output of the tenth element AND, the second input of which is connected to the second output of the first buffer register and to the input of the first element is NOT The comparator unit is connected to the master inputs of the device and to the installation inputs of the third and fourth shift registers, the first output - with the second input of the seventh and the first input of the twelfth AND element, and the second output - with the second input of the sixth and the first input of the ninth AND element, controlling the inputs of the third and fourth shift registers are connected to the output of the normalization control unit, the second input of which is connected to the second output of the fourth shift register and to the second input of the fifth combination adder of the connected the third input to the output of the third buffer register, and the second output to the third input of the seventh and second input of the ninth AND element, the second input of the second buffer register is connected to the second output of the fourth combination adder, and the first input to the third input of the sixth and second input of the twelfth elements • And with the second output of the third buffer register, the second and third inputs of the fourth combination adder are connected respectively to the first and second outputs of the third shift register, and the first output to the third input of the twelfth element AND, the output of the counting trigger is connected to the third input of the first combination adder, the direct and inverse outputs of the first trigger are connected respectively to the third input of the fifth and second input of the third element And, the second input of the second OR element is connected to the output of the seventh element And, and the output of the generator pulses connected to the second input of the fourth element I.

На фиг, 1 представлена схема предлагаемого устройства; на фиг. 2 - схема блока управления норматизацией, ·, на фиг. 3 и 4 - диаграммы для пояснения работы устройства.In Fig, 1 presents a diagram of the proposed device; in FIG. 2 is a diagram of a standardization control unit, ·, in FIG. 3 and 4 are diagrams for explaining the operation of the device.

Устройство (фиг. 1) содержит первый 1 и второй 2 регистры сдвига, второй 3 и третий 4 комбинационные сумматоры, 5 блок 5 первых и блок 6 вторых элементов И, второй элемент НЕ 7, первый комбинационный сумматор 8, первый буферный регистр 9, первый элемеп. НЕ 10, согласующие элементы НЕ 11-16, чет- Ю вертый 17 и третий 18 регистры сдвига, пятый 19 и четвертый 20 комбинационные сумматоры, третий 21 и второй 22 буферные регистры , блок 23 сравнения, блок 24 управления нормализацией, счет- 15 ный триггер 25, третий 26, одиннадцатый 27, десятый 28, четвертый 29, пятый 30, девятый 31, восьмой 32, седьмой 33, шестой 34 и двенадцатый 35 элементы И, первый 36 и второй 37 RS- 20 триггеры, 7К—триггер 38, счетчик 39, генератор 40 импульсов, третий 41, четВертый 42 и второй 43 элементы ИЛИ и блок 44 первых элементов ИЛИ.The device (Fig. 1) contains the first 1 and second 2 shift registers, second 3 and third 4 combination adders, 5 block 5 of the first and block 6 of the second elements AND, the second element is NOT 7, the first combination adder 8, the first buffer register 9, the first elemep. NOT 10, matching elements NOT 11-16, fourth to 17th and third 18th shift registers, fifth 19th and fourth 20th combinational adders, third 21th and second 22th buffer registers, comparison block 23, normalization control block 24, counted 15th trigger 25, third 26, eleventh 27, tenth 28, fourth 29, fifth 30, ninth 31, eighth 32, seventh 33, sixth 34 and twelfth 35 elements I, first 36 and second 37 RS-20 triggers, 7K — trigger 38, counter 39, pulse generator 40, third 41, fourth 42 and second 43 OR elements and block 44 of the first OR elements.

Причем элементы 1-10, 25, 27 и 25 28 образуют круговой интерполятор, работающий по принципу оценочной функции с поочередной выдачей приращений по координатам, а элементы 17-23 - линейный двухкоординатный интерполятор, по- 30 строенный по принципу цифрового диффе- . ренциального анализатора (ЦДА). Элементы НЕ 11-16 несут функциональную нагрузку лишь в случае использования элементов 26-35 и 41-43 и триггеров ₃₅ 36—38 и отрицательной логикой, и при описании работы устройства не упоминается. Блок 24 управления нормализацией содержит (фиг. 2) триггер 45, элементы И-НЕ 46 и ИЛИ 47 и генератор до 48 импульсов.Moreover, elements 1-10, 25, 27, and 25 28 form a circular interpolator operating on the principle of an evaluation function with alternately issuing increments in coordinates, and elements 17-23 are a linear two-coordinate interpolator constructed on the basis of the digital diffe principle. potential analyzer (CDA). Elements NOT 11-16 carry a functional load only in the case of using elements 26-35 and 41-43 and triggers ₃₅ 36-38 and negative logic, and the description of the operation of the device is not mentioned. The normalization control unit 24 contains (Fig. 2) a trigger 45, AND-NOT 46 and OR 47 elements, and a generator of up to 48 pulses.

Устройство работает следующим образом.The device operates as follows.

Перед началом работы исходная информация заносится в него следующим обра- д₅ зом?· Величина поправки ΔΡ заносится в ‘ дополнительном коде в регистр 1 и счетчик 39. Величина Х^ (*_к)заносится в регистр 17, а величина Ζ_Η (2_К)- в регистрBefore starting work, the initial information is entered into it as follows ₅ ? · The correction value ΔΡ is entered in register 1 and counter 39 in the 'additional code. The value X ^ (* _k ) is entered into register 17, and the value Ζ _Η (2 _К ) - to the register

18. Если вычисляется поправка в первом ₅₀ кадре, то это Х_н,2ц^в дальнейшем -Χ_Κ,Ζ_Κ, но на работу устройства смысл величин Khz влияния не оказывает, поэтому в дальнейшем обозначаем их Х _н и Ζ^· Одновременно с занесением информации Х_м, 2н ^в регистры 17 и 18 блок 23 определяет большую из величин, и на ее выходе появляются сигналы Z ? X или X>z. Сигнал предварительной установки (ПУ) сбрасывает в 'ноль* регистры 2, 9 и триггеры 36-38, после чего из блока центрального управления системы (не показан) приходит сигнал 'Пуск нормализа- . ции', который включает блок 24. Этот блок начинает вырабатывать импульсы сдвига, поступающие на сдвигающие входы регистров 17 и 18. Информация в них начинает сдвигаться в сторону старших разрядов до тех пор, пока в старшем разряде любого из регистров 17 и 18 не появится единица, после чего подача сдвигающих импульсов прекращается. После ‘хэтого на единичный вход триггера 36 поступает сигнал 'Пуск*. Этот триггер устанавливается в состояние 'единицы' и своим единичным выходом открывает элемент И 30, а нулевым выходом закрывает элемент И 26. В результате на выходе элемента И 26 исчезает нулевой потенциал и элемент И 29 открывается. Теперь импульсы генератора 40 через элемент И 29 начинают поступать на входы элементов И 30, И 32. Но элемент И 32 закрыт, так как триггер 38 сигналом предварительной установки ПУ установлен в Нулевое состояние, а элемент И 30 открыт, так как на единичном выходе триггера 36 и нулевом выходе триггера 38 имеются единичные сигналы. Благодаря ’этому импульсы с выхода элемента И 30 начинают поступать на выходы записи регистров 17 и 22, которые совместно с сумматорами 19 и 20 образуют накапливающие сумматоры линейного интерполятора и одновременнона соответствующие входы элементов И 31, 33, 34, 35, которые по двум другим своим входам управляют сигналами переноса (Р) старшего разряда сумма торов 19 и 20 и сигналами Z_H<X_Hи Х_н > Zu соответственно.18. If the correction in the first ₅₀ frame is calculated, then this is Х _н , 2ц ^{in the} future -Χ _Κ , Ζ _Κ , but the meaning of the Khz values does not affect the device’s operation, therefore, we will denote them by Х _н and Ζ ^ · At the same time information X _m , 2n ⁱⁿ registers 17 and 18, block 23 determines the largest of the values, and Z signals appear on its output? X or X> z. The preset signal (PU) resets to 'zero * registers 2, 9 and triggers 36-38, after which the signal' Normalization start-up 'comes from the central control unit of the system (not shown). '', which includes block 24. This block begins to generate shear pulses arriving at the shifting inputs of registers 17 and 18. Information in them begins to shift towards the higher bits until a unit appears in the highest bit of any of the registers 17 and 18 then the supply of shear pulses is stopped. After 'hato, a trigger' signal * is received at the single input of trigger 36. This trigger is set to the “one” state and opens the And 30 element with its single output, and closes the And 26 element with a zero output. As a result, the zero potential disappears at the output of And 26 element and And 29 opens. Now the pulses of the generator 40 through the element And 29 begin to flow to the inputs of the elements And 30, And 32. But the element And 32 is closed, since the trigger 38 is set to the Zero state by the preset signal, and the And 30 element is open, since the trigger has a single output 36 and the zero output of the trigger 38 there are single signals. Due to this, pulses from the output of the And 30 element begin to arrive at the recording outputs of the registers 17 and 22, which, together with the adders 19 and 20, form the accumulating adders of the linear interpolator and simultaneously the corresponding inputs of the And 31, 33, 34, 35 elements, which are two different the inputs are controlled by the transfer signals (P) of the highest order, the sum of the tori 19 and 20 and the signals Z _H <X _H and X _n > Zu, respectively.

Пусть, например,2_Н < Х_н,тогда (фиг.2) угол ot <45°, и в этом случае выходные сигналы координаты 2 линейного интерполятора через элемент И 34 и элемент ИЛИ 43 будут поступать на единичный вход триггера 37 и вход элемента ИЛИ 41, а выходные сигналы координаты X через элемент И 31 и элемент ИЛИ 42 на счетный вход счетчика 3 9. Таким образом, выход элемента И 30 фактически . является входом аргумента линейного ин' терполятора. Предположим, что первый шаг сделан по координате X , тогда содержимое счетчика 39 уменьшится на единицу. На фиг. 3 это эквивалентно движению на единицу проекции X вектора X_rt.Suppose, for example, 2 _H <X _n , then (Fig. 2) the angle ot <45 °, and in this case, the output signals of the coordinate 2 of the linear interpolator through the AND 34 element and the OR element 43 will go to the trigger input 37 and the input element OR 41, and the output coordinates of the X coordinate through the AND element 31 and the OR element 42 to the counting input of the counter 3 9. Thus, the output of the And 30 element is actually. is the input of the linear interpolator argument. Suppose that the first step is made along the X coordinate, then the contents of the counter 39 will decrease by one. In FIG. 3 this is equivalent to the motion per unit projection X of the vector X _rt .

Ϋ codΫ cod

2_Η , задаваемого линейным интерполятором от точки О к точке Б.. Следующий импульс, выработанный линейным интерполятором по координате X , вызовет следующий шаг по координате X и также бу- 5 дет зафиксирован счетчиком 39, и т.д. Так продолжается до тех пор, пока не выработается импульс по координате ι. Этот импульс через элемент И 34 и элемент ИЛИ 43 поступит на единичный (5) 10 вход триггера 37, который и установит ₍своим передним фронтом в состояние I*, а через элемент ИЛИ 41 поступит на синхро-вход триггера 38, в результате чего этот триггер также устанавливает— .15 ся в '1*.2 _Η defined by the linear interpolator from point O to point B. The next pulse generated by the linear interpolator in the X coordinate will cause the next step in the X coordinate and will also be fixed by counter 39, etc. This continues until an impulse is generated along the ι coordinate. This pulse through the And 34 element and the OR 43 element will go to the trigger input 37 (5) 10, which will set ₍ with its leading edge to state I *, and through the OR 41 element will go to the trigger sync input 38, as a result of which the trigger also sets - .15 to '1 *.

Теперь на входе элемента И 30 появляется нулевой потенциал, ' и поступление импульсов на вход аргумента линейного интерполятора прекращается. Одно- 20 временно открывается элемент И 32 и с его выхода импульсы частоты генератора 40 начинают поступать на вход аргумента кругового интерполятора, а именно: на вход записи регистра 9, который 25 совместно с сумматором 8 образует накапливающий сумматор оценочной функции, на входы элементов И 27 и 28 (формирования координатных приращений) и на счетный вход триггера 25. Круго- 39 вая интерполяция осуществляется по следующему алгоритму оценочной функции. При F(X₁*,Zj)^O, т.е. когда точка находится на или вне окружности, шаг делается по координате X и новое значение оценочной функции вычисляется по формуле F (X/, ZJ )-2Xϊ + 4,Now, at the input of the And 30 element, a zero potential appears, 'and the arrival of pulses to the input of the linear interpolator argument stops. At the same time, the And 32 element is temporarily opened and from its output the frequency pulses of the generator 40 begin to enter the input of the circular interpolator argument, namely: to the input of the register 9, which 25 together with the adder 8 forms the accumulating adder of the evaluation function, to the inputs of the And 27 elements and 28 (the formation of coordinate increments) and to the counting input of the trigger 25. Circular 39 interpolation is carried out according to the following algorithm of the evaluation function. For F (X ₁ *, Zj) ^ O, i.e. when the point is on or outside the circle, the step is taken along the X coordinate and the new value of the evaluation function is calculated by the formula F (X /, ZJ) -2Xϊ + 4,

При F(X₁·, Zj)< 0 точка находится внутри окружности, при этом делается шаг по оси 2, а новое значение оценочной функции вычисляется по формулеFor F (X ₁ ·, Zj) <0, the point is inside the circle, and a step is taken along the 2 axis, and the new value of the estimated function is calculated by the formula

Р(Х^ , 2^,)=^ (^,2,-) + 22^/.P (X ^, 2 ^,) = ^ (^, 2, -) + 22 ^ /.

Реализация этого алгоритма имеет· ряд особенностей, существенно упрощающихся его схему, а именно: операция вычитания 2Х/ заменена сложением с дополнительным кодом X причем др = Х_н кругового интерполятора заносится в регистр 1 последовательно и сразу в дополнительном коде, что исключает громоздкий параллельный преобразователь прямого кода в дополнительный, разрядность блоков 1+9 кругового интерполятора сокращена на -один, что значительно сокращает объем оборудования, исключает необходимость сдвига кодов Х{, Z; для получения их двойных значений 2Х/ 22, или двойное суммирование, что повышает быстродействие и также уменьшает объ ³⁵¹ .8 .The implementation of this algorithm has a number of features that significantly simplify its scheme, namely: the 2X subtraction operation is replaced by addition with an additional code X, and dr = X _{n of a} circular interpolator is entered into register 1 sequentially and immediately in an additional code, which eliminates the cumbersome parallel direct converter additional code, the bit capacity of blocks 1 + 9 of the circular interpolator is reduced by -one, which significantly reduces the amount of equipment, eliminates the need to shift codes X {, Z; to obtain their double values 2X / 22, or double summation, which increases speed and also reduces the volume of ³⁵¹ .8.

ем оборудования, а удвоение разрядности величин X;, Zjдостигается подключением к младшему разряду сумматора 8 единичного выхода триггера 25, на счетный вход которого поступает каждый входной импульс аргумента. Так как логическая функция триггера 25 совпадает с логической функцией сумматора при суммировании единиц, то такое включение триггера 25 эквивалентно увеличению на один разряд разрядности всех блоков 1+6, 8,equipment, and doubling the bit depth of X ;, Zj is achieved by connecting to the low-order bit of the adder 8 a single output of trigger 25, to the counting input of which each input pulse of the argument arrives. Since the logical function of the trigger 25 coincides with the logical function of the adder when summing the units, this inclusion of the trigger 25 is equivalent to an increase of one bit of the capacity of all blocks 1 + 6, 8,

9, 44 и выполнению сдвигов или повторных суммирований величин X,- Z,· .9, 44 and performing shifts or repeated summations of the quantities X, - Z, ·.

Далее круговой интерполятор работает следующим образом. При положительном значении оценочной функции на выходе знакового разряда регистра -9 имеется ноль, поэтому элемент И-28 закрыт·, а элемент И 27 открыт единичным сигналом через элемент НЕ 10. Поэтому им пульс частоты пройдет .через элемент И 27 и поступит на выход интерполятора по координате X, причем по заднему фронту этого импульса, который воздействует также на вход (С2) параллельной записи регистра 9, запишется новое значение подинтегральной функции, откорректированное на величину, хранимую в регистре 1,,т.е. на -2Х,-, так как блок 5 открыт выходным сигналом элемента НЕNext, the circular interpolator operates as follows. With a positive value of the evaluation function, there is zero at the output of the sign bit of register -9, therefore the I-28 element is closed along the X coordinate, and on the trailing edge of this pulse, which also affects the input (C2) of the parallel recording of register 9, a new value of the integrand is written, adjusted to the value stored in register 1, i.e. by -2X, -, since block 5 is open by the output signal of the element NOT

10. Выходной импульс элемента И 27 поступит на вход параллельной записи (С2.) регистра 1 и произведет запись в него выходной комбинации сумматора 3, что эквивалентно уменьшению абсолютного значения величины X,- в регистре 1 на единицу, т.е. образуя величину X·,.При отрицательном значении оценочной функции на выходе знакового разряда регистра 9 имеется единица, которая открывает элемент И 28, формируя импульс по координате 2 , а так как по цепи элементов НЕ 7, 10 оказывается открытым блок 6, то оценочная функция корректируется на величину Z j, хранимую в регистре 2, и аналогично работе предыдущей координаты, выходной импульс координаты' 2 добавляет единицу к содержимому регистра 2, образуя величину Zj+1, Таким образом, реализуется приведенный выше алгоритм круговой интерполяции. Если приращение выработано по координате X, то импульс с выхода элемента10. The output pulse of element And 27 will go to the input of a parallel record (C2.) Of register 1 and record the output combination of adder 3 in it, which is equivalent to decreasing the absolute value of X in register 1 by one, i.e. forming a value of X is adjusted by the value of Z j stored in register 2, and similarly to the previous coordinate, the output pulse of coordinate '2 adds one to the contents of register 2, forming the value Zj + 1, Thus, the above circular interpolation algorithm is implemented. If the increment is generated along the X coordinate, then the pulse from the output of the element

И 27 через элемент ИЛИ 42 поступит на счетный вход счетчика 3 9, что эквивалентно единичному шагу проекции точки дуги окружности А-8 от точки А в сторону точки Б (фиг. 3). При выработке приращения по координате Z импульс ю^с появляется на выходе элемента И 28.. Этот импульс поступает на RJ-вход триггера 37 и своим передним фронтом сбрасывает его в ноль, одновременно пройдя через элемент ИЛИ 41, поступает на 5 вход с триггера 38 и своим задним фронтом сбрасывает его в ноль. В результате прекращается подача импульсов частоты на вход аргумента кругового интерполятора через элемент И 32. В момент 10 переключения координаты 2 текущей точки 49 прямой и текущей' точки 50, дуги равны (фиг. 3), а координаты X текущих точек дуги приближаются друг к другу. Цикл работы повторяется, при этом 15 координаты 2 дуги и линии следят’ друг за другом, а по координате X двигаются навстречу друг другу. Цикл работы прекращается, когда дуга и окружность пересекутся в точке 55, что определяет- го ся по переполнению счетчика 39. Действительно, сумма координатных приращений) по координате X в этот момент окажется равной Δ ί?.And 27 through the OR element 42 will go to the counting input of the counter 3 9, which is equivalent to a single step of the projection of the arc point of the circle A-8 from point A to point B (Fig. 3). When the increment is generated along the Z coordinate, the pulse ω ^s appears at the output of the And 28 element. This pulse goes to the RJ input of the trigger 37 and resets it to zero with its leading edge, while passing through the OR 41 element, it goes to the 5th input from the trigger 38 and its trailing edge resets it to zero. As a result, the frequency pulses to the input of the argument of the circular interpolator through the And 32 element are stopped. At the moment of 10 switching, the coordinates 2 of the current point 49 of the straight line and the current 'point 50, the arcs are equal (Fig. 3), and the X coordinates of the current points of the arc approach each other . The work cycle is repeated, while the 15 coordinates 2 of the arc and the lines follow each other, and along the X coordinate they move towards each other. The work cycle stops when the arc and the circle intersect at point 55, which is determined by the overflow of the counter 39. Indeed, the sum of the coordinate increments) along the X coordinate at this moment will be equal to Δ ί ?.

Сигнал переполнения счетчика 3 9 по- 25 ступает на R-вход триггера 36 и сбрасывает его в ноль, закрывая тем самым элемент И 30. Одно Еременко единичный сигнал появляется на входе элемента И 26 и, как только триггер 38 окажется ₃₀ в нуле, на втором входе элемента, И 26 окажется единица и его выходной нулевой сигнал закроет элемент И 2 9 и отключит ге. нератор40. Цикл вычисления закончен.The counter overflow signal 3 9 goes to the R-input of trigger 36 and resets it to zero, thereby closing the And 30 element. One Eremenko single signal appears at the input of the And 26 element and, as soon as the trigger 38 is ₃₀ at zero, the second input of the element, AND 26 will be one and its output zero signal will close the element And 2 9 and disable ge. nerator40. The calculation cycle is completed.

При этом искомые величины ΑΡχ, ^{й R}z 35 окажутся в регистрах 1 и 2, причем в регистре 1 окажется проекция д при Х^>.2цИ Δ при в регистре .2 наоборот. Элемент И 26 необходим для того, чтобы последний импульс по до координате 2 , исходя из фиг. 3, формировался круговым интерполятором, так как первый импульс по этой координате формируется линейным интерполятором, в противном случае проекция zjR₂ вычис- 45 ляется с ошибкой на.один дискрет.In this case, the sought quantities ΑΡχ, ^{R R} z 35 will appear in registers 1 and 2, and in projection 1 there will be a projection q for X ^>. 2πI Δ for in register .2 vice versa. Element And 26 is necessary so that the last pulse along to coordinate 2, based on FIG. 3, was formed by a circular interpolator, since the first pulse along this coordinate is formed by a linear interpolator, otherwise the projection zjR _{2 is} calculated 45 with an error on one discrete.

Блок 24 (фиг. 2) работает следующим образом. Сигнал Пуск нормализации устанавливает триггер 45 в состояние!*, элемент И-НЕ 46 (открывается и с его выхода частота генератора 48 начинает проходить, на сдвигающие входы регистров 17 и 18, коды в которых начинают сдвигаться. Это продолжается до тех . пор, пока единица не появится в старшем разряде любого из регистров 17 и 18. Любая единица через элемент ИЛИ 47 сбрасывает триггер 45 в ноль. На этом нормализации заканчивается.Block 24 (Fig. 2) operates as follows. The Start Normalization signal sets the trigger 45 to the state! *, The AND-NOT element 46 (opens and from its output, the generator frequency 48 begins to pass to the shifting inputs of the registers 17 and 18, in which the codes begin to shift. This continues until the unit will not appear in the high order of any of the registers 17 and 18. Any unit through the element OR 47 resets the trigger 45 to zero.

Преимуществами предлагаемого устройства являются повышение быстродействия, так как используется одаотактная схема работы интерполяторов, время расчета не зависит от величины Х ц ι Ζ _н , а только от величины Δ R, благодаря действию выходных сигналов блока 23 угол _чо0 (фиг. 3) всегда ί 45°, что также увеличивает быстродействие в 2 раза, объем электронного оборудования сокращается за счет того, ^круговой интерполятор имеет разрядность поправки, а не поправки + один разрядка разрядность линейного интерполятора также может быть сведена до разрядности кругового, так как величина ошибки от неточности задания линии· редуцируется пря'.Мо пропорционально отношению Δ или :2тах г что видно из фиг. 4.The advantages of the proposed device are improved performance, since an ododact circuit of the interpolators is used, the calculation time does not depend on the value of X c ι Ζ _н , but only on the value of Δ R, due to the action of the output signals of block 23, the angle _h o0 (Fig. 3) always ί 45 °, which also increases the speed by 2 times, the volume of electronic equipment is reduced due to the fact that ^ the circular interpolator has bit depth corrections and not corrections + one bit bit depth of the linear interpolator can also be reduced to bit ti circular, since the error value of the reference line malfunctioning reduced prya'.Mo · Δ or proportional relation: z 2max is evident from FIG. 4.

Действительно, для современных систем ^Xtnax-²mcfX= 10000 мм,Д₽гпах= 2 мм, следовательно, ARrnaX^,.XTnaX=' 5000. Точность увеличивается в 5000 раз, и, следовательно, разрядность линейного интерполятора может быть соответственно уменьшена без потери точности, что не только уменьшает объем оборудования, но и позволяет повысить тактовую частоту, так как время суммирования уменьшается и, следовательно,возрастает быстродействие; дополнительно уменьшается время вычисления поправки и возрастают предельно допустимые скорости, на которых может работать система ЧПУ, в которой использовано такое устройство, что особенно важно при обработке участков с большой кривизной.Indeed, for modern systems ^X tnax- ² mcfX = 10,000 mm, Д₽гпах = 2 mm, therefore, ARrnaX ^, .XTnaX = '5000. The accuracy increases by 5,000 times, and therefore the bit depth of the linear interpolator can be correspondingly reduced without loss accuracy, which not only reduces the volume of equipment, but also allows you to increase the clock frequency, since the accumulation time decreases and, therefore, increases the speed; the correction calculation time is further reduced and the maximum permissible speeds at which the CNC system in which such a device is used can increase, which is especially important when processing sections with large curvature.

Благодаря перечисленным преимуществам объем электронного оборудования по сравнению с известными решениями приблизительно сокращается на 25%, быстродействие возрастает в 4-4,5 раза при сокращении точности, »Due to the above advantages, the volume of electronic equipment compared with the known solutions is approximately reduced by 25%, speed increases by 4-4.5 times while reducing accuracy, ”

Claims (2)

Изобретение относитс  к автоматике и вычислительной технике и может быть,; использовано в системах числового про-, граммного управлени  станками. Известно устройство дл  коррекции . эквидистанты, состо щие из двух цифровых квадратов, генератор тактовых им- . пульсов и счетчика, основанное на сравнении квадрата величины поправки ЛР с квадратами проекций поправки на координатные оси, что осуществл етс  путем сложных вычислений El. Недостатком этого устройства  вл етс  сложность. Наиболее близким техническим решени ем к данному изобретению  вл етс  устройство Дл  коррекции эквидистанты, содержащее блок задани  программы, основной , линейно-круговой интерпол тор, блок выделени  нул , генератор тактовых импульсов (ГТИ), блок регистраш1и окончани  коррекции, логический блок и каналы св зи. Это устройство позвол ет сократить врем  нахождени  координаты искомой точки путем олодновременного поворота заданного радиуса-вектора с координатами ХЦ,УН ( поправки дР Г2J. Недостатком указанного устройртва  вл ютс  большой объем электронного оборудовани  ввиду использовани  двух круговых интерпол торов, построенных на цифровых дифференциальных анализиторах (ПДА), и значительные погрешности вычислени  определ ющиес  тем, что угловые цены импульсов аргумента интерпол тора поправки AR и основной траектории оказываютс  далеко не одинаковыми и наконец, низкое быстродействие, определ емое максимально возможным радиусом основной траектории, который в токарных станках на оживальных поверхност х может составл ть 10- м, что при цене импульса 0,О01 мм соответствует 9999999 отсчетам, поэтому врем  расчета , даже при быстродействии основного кругового интерпол тора 500;000 кГц, составит 20 с, что по услови м непре- 9 рывности выдачи командных сигналов в с ешпций привод  вл етс  недопустимым. Цель изобретени  - повышение быстро действи  и упрощение устройства. Указанна  цель достигаетс  тем, что устройство дл  коррекции положени  резца на станке с программным управлением содержащее генератор импульсов, счет - чик, выход которого подключен к Г -вхо-ду первого RS-тригрера, последовательно соединенные блок первых элементов ИЛИ, первый комбинационный сумматор и первый буферный регистр, выход которого подключен к второму входу первого комбинационного сумматора, последовательно соединенные второй комбинационный сумматор, первый регистр сдвига и бпок первых элементов И и последоватезт но соединенные третий комбинационный сумматор, второй регистр сдвига и блок вторых элементов И, выход которого и выход блока первых элементов И подключены к входам блока первых элементов ИЛИ, причем выходы первого и второго регистров сдвига подсоединены к входам второго и третьего комбинационных сумматоров соответственно, содержит блок сравнени , счетный триггер, второй R,5триггер , рК-триггер, последовательно соединенные третий элемент И, четвертый элемент И, п тый элемент И, второй буферный регистр, четвертый комбинационный сумматор, шестой элемент И, второй элемент ИЛИ и третий элемент ИЛИ, последовательно соединенные третий регистр сдвига и блок управлени  нормализацией , последовательно соединенные чет вертый регистр сдвига, п тый комбинационный сумматор, третий буферный регистр и седьмой элемент И, а также восьмой, дев тый, дес тый, одиннадцатый и двенадцатый элементы И, первый и вто рой элементы НЕ и четвертый элемент ИЛИ, выход которого подключен к счет- ному входу счетчика, первый и второй входы - к выходам дев того и двенадцатого элементов И соответственно, а третий вход - к второму входу первого регистра сдвига и к выходу одиннадцатого элемента И, соединенного первым входом С входом второго элемента НЕ, с выходом первого элемента НЕ и с вторым входом блока первых элементов И, а вто рым входом - с первым входом дес того элемента И, с вторым входом первого буферного регистра, с входом счетного триггера и с выходом восьмого элемен та И, св занного первым входом и выходом четвертого элемента И, вторым вхо514 дом - с пр к(ым выходом JK-триггера, инверсный выход которого подключен к первому входу третьего и к второму входу п того элементов И, С-вход - к выходу третьего элемента ИЛИ, а 3 и К-входы - к пр мому и инверсному выходам соответственно второго RS-TpHrrepa, соединенного S -входом с выходом второго элемента ИЛИ и R-входом - с вторым входом третьего элемента ИЛИ, с вторым входом второго регистра сдвига и с выходом дес того элемента И,второй вход которого подключен к второму выходу первого буферного регистра и к входу первого элемента НЕ, входы блока сравнени  соединены с задающими входами устройства и с установочными входами третьего и четвертого регистров сдвига, первый выход - с вторым входом седьмого и с первым входом двенадцатого элементов И, а второй выход - с вторым входом шестого и с первым входом Дев того элементов И, управл ющие входы третьего и четвертого регистров сдвига подсоединены к выходу блока управлени  нормализацией, второй вход которого св зан с вторым выходом четвертого регистра сдвига и с вторым входом п того комбинационного сумма тора.подключенного третьим входом к выходу третьего буферного регистра, а вторым выходом - к третьему входу седьмого и к второму входу дев того элементов И, второй вход второго буферного регистра соединен с вторым выходом четвертого комбинационного сумматора, а первый вход - с третьим входом шестого и с вторым входом двенадцатого элементов И и с вторым выходом третьего буферного регистра, второй и третий входы четвертого комбинационного сумматора подключены соответственно к первому и второму выходам третьего регистра сдвига, а первый выход - к третьему входу двенадцатого элемента И, выход счетного триггера св зан с третьим входом первого комбинационного сумматора, пр мой и инверсный выходы первого триггера соединены соответственно с третьим входом п того и с вторым входом третьего элементов И, второй вход второго элемента ИЛИ подключен к выходу седьмого элемента И, а выход генератора импульсов св зан с вторым входом четвертого элемента И. На фиг, 1 представлена схема предлагаемого устройства; на фиг. 2 - схема блока управлени  норматизацией, . на 5У 4иг. 3 и 4 - диаграммы .дл  по снени  работы устройства. Устройство (фиг. 1) содержит первый 1 и второй„ 2 регистры сдвига, второй 3 и третий 4 комбинационные сумматоры, блок 5 первых и блок 6 вторых элементов И, второй элемент НЕ 7, первый комбинационный сумматор 8, первый буферный регистр 9, первый элемеь НЕ Ю, согласующие элементы НЕ 11-16, четвертый 17 и третий 18 регистры сдвига, п тый 19 и четвертый 20 комбинационные сумматоры, третий 21 и второй 22 буферные регистры , блок 23 сравнени , блок 24 управлени  нормализацией, счетный триггер 25, третий 26, одиннадцатый 27, дес тый 28, четвертый 29, п тый ЗО, дев тый 31, восьмой 32, седьмой 33, шестой 34 и двенадцатый 35 элементы И, первый 36 и второй 37 RSтриггеры , 5К-триггер 38, счетчик 39, генератор 40 импульсов, третий 41, четЪертый 42 и второй 43 элементы ИЛИ и блок 44 первых элементов ИЛИ. Причем элементы 1-10, 25, 27 и 2.8 образуют круговой интерпол тор, работающий по принципу оценочной функции с поочередной выдачей приращений по координатам , а элементы 17-23 - линейный двухкоординатный интерпол тор, построенный по принципу цифрового дифференциального анализатора (ЦДЛ). Элементы НЕ 11-16 несут функциональную нагрузку лишь в случае использовани  элементов 26-35 и 41-43 и триггеров 36-38 и отрицательной логикой.и при описании работы устройства не упоминаетс . Блок 24 управлени  нормализацией содержит (фиг. 2) триггер 45, элементы И-НЕ 46 и ИЛИ 47 и генератор 48 импульсов. Устройство работает следующим образом . Перед началом работы исходна  инфор маци  заноситс  в него следующим образом Величина поправки ДР заноситс  в дополнительном коде в регистр 1 и счетчик 39, Величина Х (Х) заноситс  в регистр 17, а величина ZH регистр 18i Если вычисл етс  поправка в первом кадре, то это Хц,2цВ дальнейшем -К|,2 но на работу устройства смысл величин KHZ вли ни  не оказывает, поэтому в дальнейшем обозначаем их Х и ZH- Одновременно с занесением информации XH, 2н S регистры 17 и 18 блок 23 определ ет большую из величин, и на ее выходе по вл ютс  сигналы 2 ч или . Сигнал предварительной установки (ПУ) 9 51 516 сбрасывает в ноль регистры 2, 9 и триггеры 36-38, после чего из блока центрального управлени  системы (не показан ) приходит сигнал Пуск нopмaпизia- , ции, который включает блок 24, Этот блок начинаетвырабатывать импульсы сдвига, поступающие на сдвигающие входы регистров 17 и 18. Информаци  в них начинает сдвигатьс  в сторону старщих разр дов до тех пор, пока в старшем разр де любого из регистров 17 и 18 не по витс  единица, после чего подача сдвигающих импульсов прекращаетс . После того на еда1ничный вход триггера 36 поступает сигнал Пуск. Этот триггер устанавливаетс  в состо ние единицы и своим единичным выходом открывает элемент И 30, а выходом закрывает элемент И 26. В результате на выходе элемента И 26 исчезает нулевой потенциал и элемент И 29 открываетс , Теперь импульсы генератора 4О через элемент И 29 начинают поступать на ВХОДЫ элементов И ЗО, И 32. Но элемент И 32 закрыт, так как тригге 38 сигналом предварительной установки ПУ установлен в нулевое состо ние, а элемент И ЗО открыт, так как на единичном выходе триггера 36 и нулевом выходе триггера 38 имеютс единичные налы. Благодар  этому импульсы с выхода элемента И 30 начинают поступать на выходь записи регистров 17 и 22, которые совместно с сумматорами 19 и 2О образуют накапливающие сумматоры линейного интерпол тора и одновремешона соответствующие входы элементов И 31, 33, 34, 35, которые по двум другим своим входам управл ют сигналами переноса (Р) старшего разр да сумма -торов 19 и 20 и сигналами 2 н соответственно. Пусть, например,Z XH,тогда (фиг.2) d- 45°, и в этом случае выходные сигналы координаты 2 линейного интерпол тора через элемент И 34 и элемент ИЛИ 43 будут поступать на единичный вход триггера 37 и вход элемента ИЛИ 41,.а выходные сигналы координаты X через элемент И 31 и элемент ИЛИ 42 на счетный вход счетчика 39. Таким образом , выход элемента И ЗО фактически .  вл етс  входом аргумента линейного интерпол тора. Предположим, что первый шаг сделан по координате X , тогда содержимое счетчика 39 уменьшитс  на единицу. На фиг. 3 это эквивалентно движению на единицу проекции X вектора XHI 2 , задаваемого линейным интерпол то ром от точки О к точке Б.. Следующий импульс, выработан1{ы(й линейным интерпол тором по координате X , вызовет сле дующий шаг по координате X и также бу дет зафиксирован счетчиком 39, и т.д. Так продолжаетс  до тех пор, пока не выработаетс  импульс по координате i. Этот импульс через элемент И 34 и эле мент ИЛИ 43 поступит на единичный (5) вход триггера 37, который и установит своим передним фронтом в состо ние а через элемент ИЛИ 41 поступит на синхро-вход триггера 38, в результате чего этот триггер также устанавливаетс  в . Теперь на входе элемента И ЗО по вл етс  нулевой потенциал, и поступле ние импульсов на вход аргумента линейного интерпол тора прекращаетс . Одновременно открываетс  элемент И 32 и С его выхода импульсы частоты генератора 40 начинают поступать на вход аргумента кругового интерпол тора, а имен но: на вход записи регистра 9, который совместно с сумматором 8 образует накапливающий сумматор оценочной функции , на входы элементов И 27 и 28 (формировани  координатных приращений) и на счетный вход триггера 25. Кругова  интерпол ци  осуществл етс  по следующему алгоритму оценочной функции. При F (X.;, Z..-)0, т.е. когда точка находитс  на или вне окружности, шаг делаетс  по координате X и новое значение оценочной функции вычисл етс  по фор .муле F(X,2j)-2Xi+1, При F(, Zу) О точка находитс  Внутри окружности, при этом Делаетс  шаг по оси 2, а новое значение оценочной функции вычисл етс  по формуле F(X. ,Zj,,)F(,,. Реализаци  этого алгоритма имеетр д особенностей, существенно упрощающихс  его схему, а именно: операци  вычитани  2Х заменена сложением с дополнительным кодом X причем ЛР Х кругового интерпол тора заноситс  в регистр 1 последовательно и сразу в дополнительном коде, что исключает громоздкий параллельный преобразователь пр мого кода в дополнительный, разр дность блоков 1+9 кругового интерпол то ра сокращена на -один, что значительно сокращает объем оборудовани , исключает , необходимость сдвига кодов Х|,2;. дл  получени  их двойных значений 2Х 22j или двойное суммирование, что повышает быстродействие и также уменьшает объ518 ем оборудовани , а удвоение разр дности величин X,-, Z, достигаетс  подключением к младшему разр ду сумматора 8 единичного выхода триггера 25, на счет- ный вход которого поступает каждый входной импульс аргумента. Так как логнческа  функци  триггера 25 совпадает с логической функцией сумматора при суммировании единиц, то такое включение триггера 25 эквивалентно увеличению на один разр д разр дности всех блоков 1+6, 8, 9, 44 и выполнению сдвигов .или повторных суммирований величин Х,- . Далее круговой интерпол тор работает следующим образом. При положительном значении оценочной функции на выходе знакового разр да регистра -9 имеетс  нолЬу поэтому элемент И-28 закрыт, а элемент И 27 открыт единичным сигналом через элемент НЕ 10. Поэтому им пульс частоты пройдет .через элемент И 27 и поступит на выход интерпол тора по координате X, причем по заднему фронту этого импульса, который воздейст- вует также на вход (С2) парал-пельной записи регистра 9, .запишетс  новое значение подинтегральной функции, откорректированное на величину, хранимую в регистре 1, т.е. на -2Х,-, так как блок 5 открыт выходным сигналом элемента НЕ 10. Выходной импульс элемента Н 27 поступит на вход параллельной записи (С2,) регистра 1 и произведет запись в него выходной комбинации сумматора 3, что эквивалентно уменьшению абсолютного значени  величины Х в регистре 1 на единицу, т.е. образу  величи г/Х-...При отрицательном значении оценочной функции на выходе знакового разр да регист- ра 9 имеетс  единица, котора  открывает -элемент И 28, формиру  импульс по координате 2 , а так как по цепи элементов НЕ 7, 1О оказываетс  открытым блок 6, то оценочна  функци  корректируетс  на величину Z :, хранимую в регистре 2, и аналогично работе предыдущей координаты, выходной импульс координаты Z добавл ет единицу к содержимому регистра 2, образу  величину Zj-fl, Таким образом, реализуетс  приведенный выше алгоритм круговой интерпол ции. Если приращение выработано по координате X, то импульс с выхода элемента И 27 через элемент ИЛИ 42 поступит на счетный вход счетчика 39, что эквивалентно единичному шагу проекции точки дуги окружности А-8 от точки А в сторону точки Б (фиг. 3). При выработке приращени  по координате Z импульс 9 .9 по вл етс  на выходе элемента И 28,. Этот импупьс поступает на Р -вход триггера 37 и своим передним фронтом сбрасывает его в ноль, одновременно пройд  через элемент ИЛИ 41, поступает на вход с триггера 38 и своим задним фронтом сбрасывает его в ноль. В результате прекращаетс  поДиача импульсов частоты на вход аргумента кругоього интерпол тора через, элемент И 32. В момент переключени  координаты 2 текущей точки 49 пр мой и текущей точки 50, дуги равны (фиг. 3), а координаты X те кущих точек дуги приближаютс  друг к другу. Цикл работы повтор етс , при это координаты 2 дуги и линии след т друг за другом, а по координате X дни . гаютс  навстречу друг другу. Цикл работы прекращаетс , когда дуга и окружност пересекутс  в точке 55, что определ етс  по переполнению счетчика 39. Деиствительно , сумма координатных приращений по координате X в этот момент окажетс  равной д f. Сигнал переполнени  счетчика 39 по ступает на R-вход триггера 36 и сбрасьгаает его в ноль, закрыва  тем самым элемент И ЗО. Одновременно единичный сигнал по вл етс  на входе элемента И 26 и, как только триггер 38 окаже.тс  в нуле, на втором входе элементами 26 окажетс  единица и его выхоаной нулевой сигнал закроет элемент И 2 9 и отключит ге . нератор40. Цикл вычислени  закончен. При этом искомые велигш,иы окажутс  в регистрах 1 и 2, причем в регистре 1 окажетс  проекци  л RX при и При ь регистре .2 наоборот. Элемент И 26 необходим ДЛЯ того, чтобы последний импульс по координате 2 , исход  из фиг. 3, формировалс  круговым интерпол тором, так как первый импульс по этой координате формируетс  линейным интерпол тором, .в противном случае проекци  дК вычисл етс  с ошибкой на.один дискрет.. Блок 24 (фиг. 2) работает следующим образом. Сигнал Пуск нормализации ус танавливает триггер 45 в состо ние , элемент И-НЕ 46 рткрываетс  и с его выхода частота генератора 48 начинает проходить, на сдвигающие входы регистров 17 и 18, коды в которых начинают сдвигатьс . Это продолжаетс  до тех . пор, пока единица не по витс  в старшем . разр1 де любого из регистров 17 и 18. Люба  единица через элемент ИЛИ 47 сбрасывает триггер 45 в ноль. На этом нормализации заканчиваетс . 110,Преимуществами предлагаемого устройства  вл ютс  повышение быстродействи , так как используетс  однотакт- на  схема работы интерпоп торой, врем  расчета не зависит от величины XH Z ц , а только от величины А R, благодар  действию выходных сигналов блока 23 угол oi (фиг. 3) всегда 45°, что также увеличивает быстродействие в 2 раза, объем электронного оборудовани  сокращаетс  за счет того, Jкpyгoвoй интерпол тор имеет разр дность поправки , а не поправки + один разр д а разр дность линейного интерпол тора также может быть сведена До разр дности кругового , так как величи,на ошибки от неточности задани  линии редуцируетс  пр Uo пропорционально отношению л Р,,|„. или ЛРгпс х- тах (Что видно из фиг. 4. Действительно, дл  современных систем tncfx mcfx 1000О MM,4R|ncix f cлeдbвaтeльнo,(., 5ООО. Точность увеличиваетс  в 50ОО раз, и, следовательно , разр дность линейного интерпол тора может быть соответственно уменьшена без -потери точности, что не только уменьшает объем оборудовани , но и позвол ет повысить тактовую частоту , так как врем  суммировани  уменьшаетс  и, следовательно,возрастает быстродействие; дополнительно уменьшаетс  врем  вычислени  поправки и возрастают предельно допустимые скорости, на которых может работать система ЧПУ, в использовано такое устройство, что особенно важно при обработке участков с большой кривизной. Благодар  перечисленным преимуществам объем электронного оборудовани  по сравнению с известными решени ми при-, близительно сокращаетс  на 25%, быстродействие возрастает в 4-4,5 раза при сокращении точности, Формула изобретени  Устройство дл  коррекции положени . резца на станке с программным управлением , содержащее генератор импульсов, -. счетчик, выход которого подключен к R-входу первого RS-триггера, последовательно соединенные блок первых Элемен- тов ИЛИ, первый комбинационный сумматор и первый буферный регистр, выход которого подключен к второму входу первого комбинационного сумматора, последовательно соединенные второй комбинационный сумматор, первый регистр сдви- га и блок первых элементов И и последо вательно соединенные третий комбинационный сумматор, второй регистр сдвига и блок вторых элементов И, выход которого и выход блока первых элементой И подключены к входам блока первых элементов ИЛИ, причем выходы первого и второго регистров сдвига подсоединены к входам второго и третьего комбинационный сумматоров соответственно, о т :л и ч а ю щ е е с   тем, что, с целью упрощени  и повышени  быстродействи  устройства, оно содержит блок сравнени  счетный триггер, второй Б 5-триггер, ЭК триггер, поспедовательно соединенные третий элемент И, четвертый элемент И, п тый элемент И, второй буферный регистр , четвертый комбинационный сумматор , шестой элемент И, второй элемент ИЛИ и третий элемент ИЛИ, последовательно соединенные третий регистр сдвига и блок управлени  нормализацией, по следовательно соединенные четвертый регистр сдвига, п тый комбинационный сум матор, третий буферный регистр и седь мой элемент И, а также восьмой,дев тый,дес тый , одиннадцатый и двенадцатый элемен ты И, первый и второй элементы НЕ и четвертый элемент ИЛИ, выход которого подключен к счетному входу счетчика первый и второй входы - к выходам дев того и двенадцатого элементов И соответственно , а третий вход - к второму входу первого регистра сдвига и к выходу одиннадцатого элемента И, соединенного первым входом с входом второго элемента НЕ, с выходом первого элемента НЕ и с вторым входом блока первых элементов И, а вторым входом - с первым входом дес того элемента И, с вторым входом первого буферного регистра , с входом счетного триггера и с выхо дом восьмого элемента И, св занного первым входом с выходом четвертого элемента И, вторым входом - с пр мым выходом JK -триггера, инверсный выход которого подключен к первому входу третьего и к второму входу п того эле ментов И, С-вход - к выходу третьего элемента ИЛИ, а J и К-входы - к пр мому и инверсному выходам соответствен но второго 1 5-триггера, соединенного 5-входом с выходом второго элемента ИЛИ, а R-входом с вторым входом третьего элемента ИЛИ, с вторым вхоДОМ , второго регистра сдвига и с выходом иес тбго элемента И, второй ход которого подключен к второму выходу первого буферного регистра и к входу первого элемента НЕ, входы блока сравнени  соединены с задающими входами устройства и с установочными входами третьего и четвертого регистров сдвига, первый выход - с вторым входом седьмого и с первым входом двенадцатого элементов И, а второй выход - с вторым входом шестого и с первым входом дев того элементов И, управд ющие входы третьего и четвертого .регистров сдвига подсоединены к выходу блока управлени  нормализацией,, второй вход которого св зан с вторым выходом четвертого регистра сдвига и с вторым входом п трго комбинационного сумматора, подключенного третьим входом к выходу третьего буферного регистра, а вторым выходом к третьему входу седьмого и к второму входу дев того элементов И, второй вход второго буферного регистра соединен,с вторым выходом четвертого комбинационного сумматора, а первый вход - с третьим входом шестого и с вторым входом двенадцатого элементов И и с вторым выходом третьего буферного регистра, второй и третий входы четвертого комбинационного сумматора подключены соответственно к первому и второму выходам третьего регистра сдвига, а первый выход - к третьему входу двенадцатого элемента И, выход счетного триггера св зан с третьим входом первого комбинационного сумматора, пр мой и инверсный выходы первого триггера соединены соответственно с третьим входом п того и с вторым входом третьего элементов И, второй вход второго элемента ИЛИ подключен к выходу седьмого элемента И, а выход генератора импульсов св зан с вторым входом четвертого элемента И. Источники информации, прин тые во внимание при экспертизе 1.Левин Б. Н. и Мальчик А. Ю. Методы автоматического расчета эквиваленты . Сб. Способы подготовки программ и интерпол торы дл  контурных систем числового управлени  станками. М., Машиностроение , 1970, с. 139-142. The invention relates to automation and computer technology and may be; used in the systems of numerical pro gram control of machine tools.  A device for correction is known.  equidistants consisting of two digital squares, clock generator im-.  pulses and a counter based on comparing the square of the value of the LR correction with the squares of the projections of the correction on the coordinate axes, which is carried out by complex calculations of El.  A disadvantage of this device is complexity.  The closest technical solution to the present invention is a device for correcting equidistants, comprising a program setting unit, a main linear-circular interpolator, a zero allocation unit, a clock pulse generator (GTI), a correction completion register unit, a logic unit, and communication channels .  This device allows to reduce the time spent finding the coordinates of the desired point by cold-tuning the given radius-vector with coordinates ХЦ, УН (corrections dР Г2J.  The disadvantage of this device is a large amount of electronic equipment due to the use of two circular interpolators built on digital differential analyzers (PDA), and significant calculation errors are determined by the fact that the angular prices of the pulses of the interpolator argument AR and the main trajectory are far from the same and finally, the low speed, determined by the maximum possible radius of the main path, which in turning machines on busy surfaces can 10M, which corresponds to 9999999 counts at a pulse price of 0, therefore, the calculation time, even at the speed of the main circular interpolator 500; 000 kHz, will be 20 s, which, according to the continuity condition of issuing command signals, Drive is invalid.  The purpose of the invention is to increase the speed and simplify the device.  This goal is achieved by the fact that the device for correcting the position of the incisor on a computer-controlled machine contains a pulse generator, a counter — a tick whose output is connected to the T — input of the first RS trigger, a series of first elements OR, a first Raman combiner and the first the buffer register, the output of which is connected to the second input of the first combinational adder, connected in series to the second combinational adder, the first shift register and the bpok of the first And elements and a sequence but The third combiner adder, the second shift register and the block of the second elements AND, whose output and output of the block of the first elements AND are connected to the inputs of the block of the first OR elements, and the outputs of the first and second shift registers are connected to the inputs of the second and third combinational adders, respectively, , counting trigger, second R, 5thrigger, pK-trigger, serially connected third element I, fourth element I, fifth element I, second buffer register, fourth combiner adder, sixth el And, the second element OR and the third element OR, the third shift register and the normalization control block connected in series, the fourth shift register, the fifth combiner adder, the third buffer register and the seventh AND block, and the eighth, ninth, tenth the eleventh and twelfth elements are AND, the first and second elements are NOT and the fourth element is OR, the output of which is connected to the counter input of the counter, the first and second inputs are to the outputs of the ninth and twelfth elements AND, respectively, and the third one - to the second input of the first shift register and to the output of the eleventh And element connected by the first input With the input of the second element NOT, with the output of the first element NOT and with the second input of the block of the first elements And, and the second input with the first input of the tenth element And , with the second input of the first buffer register, with the input of the counting trigger and with the output of the eighth element And connected with the first input and output of the fourth element And, the second entrance of the 514 house with the straight to (the second output of the JK-trigger, the inverse output of which is connected to the first the entrance of the third and to the second The th input of the first element is AND, the C input is for the output of the third element OR, and the 3 and K inputs are for the direct and inverse outputs of the second RS-TpHrrepa, respectively, connected by an S input with the output of the second element OR and the R input with the second input of the third element OR, with the second input of the second shift register and with the output of the tenth element AND, the second input of which is connected to the second output of the first buffer register and to the input of the first element NOT, the inputs of the comparison unit are connected to the master inputs of the device and to the installation inputs third and fourth re the shift histories, the first output — with the second input of the seventh and with the first input of the twelfth elements I, and the second output — with the second input of the sixth and with the first input of the Dev Elements And, the control inputs of the third and fourth shift registers are connected to the output of the normalization control unit, the second input of which is associated with the second output of the fourth shift register and with the second input of the fifth Raman sum of the torus. connected by the third input to the output of the third buffer register, and the second output to the third input of the seventh and to the second input of the ninth And elements, the second input of the second buffer register is connected to the second output of the fourth combiner adder, and the first input to the third input of the sixth and second the input of the twelfth elements And with the second output of the third buffer register, the second and third inputs of the fourth combinational adder are connected respectively to the first and second outputs of the third shift register, and the first output - to the third input of the twelfth element And, the output of the counting trigger is connected with the third input of the first Raman adder, the direct and inverse outputs of the first trigger are connected respectively to the third input of the fifth and the second input of the third element And, the second input of the second element OR is connected to the output the seventh element And, and the output of the pulse generator is connected with the second input of the fourth element I.  Fig, 1 shows a diagram of the proposed device; in fig.  2 is a diagram of a regulatory control unit,.  on 5U 4ig.  3 and 4 are diagrams. to clarify the operation of the device.  The device (FIG.  1) contains the first 1 and second „2 shift registers, the second 3 and third 4 combinational adders, block 5 of the first and block 6 of the second elements AND, the second element NOT 7, the first combinational adder 8, the first buffer register 9, the first element NOT H, matching elements NOT 11–16, fourth 17 and third 18 shift registers, fifth 19 and fourth 20 combination adders, third 21 and second 22 buffer registers, comparison block 23, normalization control block 24, counting trigger 25, third 26, eleventh 27 , tenth 28, fourth 29, fifth ZO, ninth 31, eighth 32, seventh 33, sixth 34 and twelfth 35 And elements, the first 36 and second 37 RS triggers, 5K flip-flop 38, counter 39, 40 pulse generator, the third 41, fourth 42 and second 43 OR elements and block 44 of the first OR elements.  Moreover, the elements 1-10, 25, 27 and 2. 8 form a circular interpolator operating on the principle of an evaluation function with alternate generation of increments along coordinates, and elements 17–23 form a linear two-coordinate interpolator built on the principle of a digital differential analyzer (CDL).  Elements 11-16 carry a functional load only when elements 26-35 and 41-43 and triggers 36-38 and negative logic are used. and when describing the operation of the device is not mentioned.  The normalization control unit 24 contains (FIG.  2) the trigger 45, the elements AND 46 and OR 47 and the generator 48 pulses.  The device works as follows.  Before starting, the initial information is entered into it as follows. The correction value DR is entered in additional code in register 1 and counter 39, X (X) is entered in register 17, and ZH register 18i If the correction is calculated in the first frame, then Hz, 2 c In the sequel, -K |, 2, but the device doesn’t affect the operation of the KHZ values, therefore we denote them further by X and ZH- Simultaneously with entering information XH, 2H S registers 17 and 18, block 23 determines the largest of the values and at its output signals appear 2 hours or.  The preset signal (PU) 9 51 516 resets registers 2, 9 and triggers 36-38 to zero, and then from the central control unit of the system (not shown) comes a signal for starting normalisation, which turns on the unit 24, This block begins to generate pulses shift coming to the shift inputs of registers 17 and 18.  The information in them begins to shift towards the high-order bits until the high-order bit of any of the registers 17 and 18 fails to reach one, after which the supply of the shifting pulses stops.  After that, food trigger input 36 receives a Start signal.  This trigger is set to the state of unity and the element 30 opens with its single output and the output closes the element 26 with output.  As a result, at the output of the element And 26, the zero potential disappears and the element And 29 opens, Now the pulses of the 4O generator through the element And 29 begin to flow to the INPUTS of the elements AND AOR, And 32.  But the element 32 is closed, since the trigger 38 is set to the zero state by the presetting signal of the control panel, and the element 30 is open, since the unit output of the trigger 36 and the zero output of the trigger 38 have single currents.  Due to this, the pulses from the output of the element 30 begin to arrive at the output of the records of the registers 17 and 22, which together with the adders 19 and 2O form the accumulating adders of the linear interpolator and simultaneously the interchangeable corresponding inputs of the elements 31, 33, 34, 35, which by their other two the inputs are controlled by the transfer signals (P) of the most significant bit, the sum of the Tors 19 and 20 and the 2 N signals, respectively.  Let, for example, Z XH, then (FIG. 2) d-45 °, and in this case, the output signals of the coordinate 2 of the linear interpolator through the element AND 34 and the element OR 43 will be fed to the single input of the trigger 37 and the input of the element OR 41 ,. and the output signals of the X coordinate through the element And 31 and the element OR 42 to the counting input of the counter 39.  Thus, the output element And AOR actually.  is the input of the linear interpolator argument.  Suppose that the first step is taken along the X coordinate, then the contents of the counter 39 will decrease by one.  FIG.  3, this is equivalent to the movement per unit projection X of the vector XHI 2 given by the linear interpolator from point O to point B. .  The next pulse produced by {s (by the linear interpolator along the X coordinate) will trigger the next step along the X coordinate and will also be recorded by the counter 39, and so on. d.  This continues until a pulse is generated along the coordinate i.  This pulse through the element AND 34 and the element OR 43 will go to a single (5) input of the trigger 37, which will set its leading edge to state and through the element OR 41 will go to the syncro input of the trigger 38, as a result of which the trigger also sets at .  Now a zero potential appears at the input of the element AOR, and the arrival of pulses at the input of the argument of the linear interpolator is stopped.  At the same time, the element AND 32 and C of its output opens the frequency pulses of the generator 40 begin to arrive at the input of the circular interpolator argument, and namely: to the input of the register record 9, which together with the adder 8 forms the accumulating adder of the evaluation function, to the inputs of the elements 27 and 28 (formation of coordinate increments) and on the counting input of the trigger 25.  Circular interpolation is carried out according to the following estimation function algorithm.  When F (X. ;, Z. . -) 0, t. e.  when a point is on or outside the circle, the step is taken along the X coordinate and the new value of the evaluation function is calculated from the forms. the mule F (X, 2j) -2Xi + 1; With F (, Zu) O, the point is inside the circle, the Axis 2 step is taken, and the new value of the evaluation function is calculated by the formula F (X.  , Zj ,,) F (,,.  The implementation of this algorithm has a number of features that greatly simplify its scheme, namely: the 2X subtraction operation is replaced by addition with the additional code X and the LR X circular interpolator is entered into register 1 sequentially and immediately in the additional code, which eliminates the cumbersome parallel converter of the direct code to the additional block size of 1 + 9 circular interpolator is reduced by one, which significantly reduces the equipment size, eliminates the need to shift the codes X |, 2 ;.  to obtain their double values of 2x22j or double summation, which increases the speed and also reduces the equipment volume, and doubling the magnitude of the X, -, Z values is achieved by connecting to the low bit of the adder 8 the unit output of the trigger 25, to the counting input which each input impulse of argument arrives.  Since the logic function of trigger 25 coincides with the logic function of the adder when summing units, such an inclusion of trigger 25 is equivalent to increasing by one bit the bit size of all blocks 1 + 6, 8, 9, 44 and making shifts. or repeated summations of values X, -.  Next, the circular interpolator works as follows.  With a positive value of the evaluation function at the output of the sign bit of register -9, there is a zero so the element I-28 is closed and the element 27 is opened with a single signal through the element NOT 10.  Therefore, the pulse frequency will pass. through the element And 27 and arrive at the output of the interpolator on the X coordinate, and on the falling edge of this pulse, which also affects the input (C2) of the parallel recording of register 9,. the new value of the integrand is written down, corrected by the value stored in register 1, m. e.  at -2X, -, since block 5 is open by the output signal of the element NOT 10.  The output pulse of the element H 27 will go to the input of parallel recording (C2,) of register 1 and record the output combination of adder 3 into it, which is equivalent to decreasing the absolute value of X in register 1 by one, t. e.  the image is large r / x-. . . At a negative value of the evaluation function at the output of the sign bit of register 9, there is a unit that opens the AND 28 element, forming a pulse along the coordinate 2, and since the circuit of the HE 7, 1O elements is open block 6, the evaluation function is corrected for Z: stored in register 2, and similarly to the previous coordinate, the output pulse of the Z coordinate adds one to the contents of register 2, forming the value of Zj-fl. Thus, the above circular interpolation algorithm is realized.  If the increment is generated along the X coordinate, then the pulse from the output of the element AND 27 through the element OR 42 will go to the counting input of the counter 39, which is equivalent to a single step of the projection of the arc point of the circle A-8 from point A to the side of point B (FIG.  3).  When generating increments along the Z coordinate, momentum 9. 9 appears at the output of the element And 28 ,.  This impulse arrives at the P-input of the trigger 37 and its front edge resets it to zero, simultaneously passed through the element OR 41, enters the input from the trigger 38 and its rear front resets it to zero.  As a result, the transmission of the frequency pulses to the input of the argument of the circular interpolator through the AND 32 element stops.  At the moment of switching the coordinate 2 of the current point 49 to the direct and current point 50, the arcs are equal (FIG.  3), and the X coordinates of the current points of the arc approach each other.  The work cycle is repeated, with the coordinates of 2 arcs and lines following one another, and along the X coordinate there are days.  to meet each other.  The work cycle is terminated when the arc and the circle intersect at point 55, as determined by the overflow of the counter 39.  Indeed, the sum of coordinate increments along the X coordinate at this moment will be equal to d f.  The overflow signal of the counter 39 steps on the R-input of the trigger 36 and resets it to zero, thus closing the AND AND SO element.  At the same time, a single signal appears at the input of the AND element 26 and, as soon as the trigger 38 appears. mc at zero, at the second input by elements 26 there will be a unit and its output will leave the zero signal element 2 9 and disconnect it.  nerator40.  The calculation cycle is complete.  At the same time, the required values will appear in registers 1 and 2, and in the register 1 there will be a projection RX with the Pri and the register. 2 vice versa.  Element And 26 is necessary for the last pulse on the coordinate 2, based on FIG.  3, formed by a circular interpolator, since the first pulse along this coordinate is formed by a linear interpolator,. otherwise, the projection dK is computed with an error on. one discrete. .  Block 24 (FIG.  2) works as follows.  The Start Normalization signal sets the trigger 45 to the state, the AND-NE 46 element opens and the frequency of the generator 48 starts to pass from its output to the shift inputs of registers 17 and 18, the codes in which start to shift.  This goes on to those.  as long as the unit is not in accordance with the highest.  Spar de any of the registers 17 and 18.  Luba unit through the element OR 47 resets the trigger 45 to zero.  This normalization ends.  110, The advantages of the proposed device are the increase in speed, since a one-cycle interptopic operating scheme is used, the calculation time does not depend on the value of XH Z c, but only on the value of A R, due to the effect of the output signals of block 23 oi (FIG.  3) always 45 °, which also increases the speed by 2 times, the amount of electronic equipment is reduced due to the fact that the Jkpy interpolator has a correction width, rather than a correction + one bit, and the linear interpolator size can also be reduced to a size circular, since the magnitude, to errors from the inaccuracy of setting the line is reduced, pr Uo is proportional to the ratio l P ,, |  or LRGPS x-ta (What can be seen from FIG.  four.  Indeed, for modern systems tncfx mcfx 1000О MM, 4R | ncix f next, (. 5OOO.  Accuracy is increased 50 times, and therefore, the linear interpolator size can be reduced accordingly without loss of accuracy, which not only reduces the equipment, but also increases the clock frequency, as the summation time decreases and, consequently, speed increases. ; the correction time is additionally reduced and the maximum permissible speeds at which the CNC system can work increase, such a device is used, which is especially important when processing sections with a large curvature.  Due to the listed advantages, the volume of electronic equipment in comparison with the known solutions is approximately reduced by 25%, the speed increases by 4-4.5 times while reducing the accuracy, Claims of invention The device for position correction.  cutter on a machine with software control, containing a pulse generator, -.  a counter whose output is connected to the R input of the first RS flip-flop, a series of first Elements OR, a first combination adder and a first buffer register, the output of which is connected to a second input of the first combinational adder, the first shift register - ha and the block of the first And elements and sequentially connected the third combinational adder, the second shift register and the block of the second And elements, the output of which and the output of the block of the first And elements are connected the inputs of the block of the first OR elements, and the outputs of the first and second shift registers are connected to the inputs of the second and third combinational adders, respectively, which are: in order to simplify and increase the speed of the device, it contains compare the counting trigger, the second B 5-trigger, EC trigger, the third element AND, the fourth element AND, the fifth element AND, the second buffer register, the fourth combiner adder, the sixth element AND, the second element OR and the third element OR, the last the third shift register and the normalization control block, the fourth shift register, the fifth combinated sum sum, the third buffer register, and the seventh AND element, as well as the eighth, ninth, tenth, eleventh, and twelfth elements, the first and the second elements are NOT and the fourth element OR, the output of which is connected to the counting input of the counter, the first and second inputs - to the outputs of the ninth and twelfth elements AND, respectively, and the third input - to the second input of the first shift register and to the output o of the eleventh And element connected by the first input to the input of the second element NOT, to the output of the first element NOT and to the second input of the first element block And, and the second input to the first input of the tenth And element, to the second input of the first buffer register, to the input of the counting trigger and with the output of the eighth element And, connected by the first input with the output of the fourth element And, the second input - with the direct output of the JK trigger, the inverse output of which is connected to the first input of the third and to the second input of the fifth element And, With the input - to the exit of the third email OR, and J and K-inputs - to the direct and inverse outputs, respectively, of the second 1 5-flip-flop, connected by 5-input to the output of the second OR element, and R-input with the second input of the third OR element, with the second input of the second the shift register and with the output of the AND element, the second stroke of which is connected to the second output of the first buffer register and to the input of the first element NOT, the inputs of the comparison unit are connected to the device's control inputs and to the installation inputs of the third and fourth shift registers, the first output to the second the entrance of the seventh and with the first input of the twelfth elements And, and the second output with the second input of the sixth and with the first input of the ninth elements And controlling the inputs of the third and fourth. the shift registers are connected to the output of the normalization control block, the second input of which is connected to the second output of the fourth shift register and to the second input of the n three combination combiner connected by the third input to the output of the third buffer register, and the second output to the third input of the seventh and to the second input the ninth elements And, the second input of the second buffer register is connected to the second output of the fourth combinational adder, and the first input to the third input of the sixth and to the second input of the twelfth elements And from and to The output of the third buffer register, the second and third inputs of the fourth combinational adder are connected respectively to the first and second outputs of the third shift register, and the first output to the third input of the twelfth element I, the output of the counting trigger is connected to the third input of the first combinational adder, direct and the inverse outputs of the first trigger are connected respectively to the third input of the fifth and the second input of the third AND elements, the second input of the second OR element is connected to the output of the seventh AND element, and the output a pulse generator is connected to the second input of the fourth element I.  Sources of information taken into account during the examination 1. Levin B.  N.  and Boy A.  YU.  Automatic calculation methods are equivalent.  Sat  Programming methods and interpolators for contouring systems for numerical control of machine tools.  M. , Mechanical Engineering, 1970, p.  139-142.   2.Авторское свидетельствоСССР № 591822, кл. Q 05 В 19/18, 1974 (прото.тип).2. Author's certificate of the USSR № 591822, cl. Q 05 B 19/18, 1974 (proto.typ). Пуск H0/№tStart H0 / №t ИмпульсыImpulses f/6f / 6