SU982193A1 - Устройство дельта-модул ции с двойным интегрированием - Google Patents
Устройство дельта-модул ции с двойным интегрированием Download PDFInfo
- Publication number
- SU982193A1 SU982193A1 SU813298745A SU3298745A SU982193A1 SU 982193 A1 SU982193 A1 SU 982193A1 SU 813298745 A SU813298745 A SU 813298745A SU 3298745 A SU3298745 A SU 3298745A SU 982193 A1 SU982193 A1 SU 982193A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- delta
- modulation
- double integration
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
(S) УСТРОЙСТВО ДЕЛЬТА-МОДУЛЯЦИИ С ДВОЙНЫМ ИНТЕГРИРОВАНИЕМ
1
Насто щее изобретение относитс к импульсной технике и может быть применено в цифровых системах св зи.
Известно устройство, содержащее блок разности, компаратор, дискретизатор и два интегратора С11.
Недостатком этого устройства вл етс его склонность,к самовозбуждению, т. е, низка устойчивость работы.
Известно также устройство, содержащее тактовый генератор, вычитатель, первый вход которого соединен с шиной входного сигнала, а второй вход через первый интегратор соединен с выходом jj второго интегратора, входы которого соединены с шинами выходного сигнала и с выходом дискретизатора, первый вход которого соёдинен через нуль-орган с выходом вычитател С 2 . 20
Недостатком известного устройства вл етс его низка устойчивость.
Цель изобретени повышение устойчивости .
Поставленна цель достигаетс тем, что в устройство, содержащее тактовый генератор, вычитатель, первый вход которого соединен с шиной входного сигнала, а второй вход через интегратор соединен с выходом второго интегратора, входы которого соединены с шинами выходного сигнала и с выходом дискретизатора, первый вход которого соединен через нуль-орган с выходом вычитател , введены дельтамодул тор с одинарным интегрированием , элемент задержки м (ва элемента запрета, причем первый вход дельтамодул тора с одинарным интегрированием соединен с шиной входного сигнала, второй вход соединен с выходом тактового генератора, первый выход соединен с первыми входами элементов запрета , а второй выход соединен через элемент задержки с вторыми входами элементов запрета, выходы которых соединены с вторым входом дискретизатора . 3982 На чертеже представлено устройство дельта-модул ции с двойным интегрированием . Устройство содержит вычитатель 1 , первый вход которого соединен с шиной 2 входного сигнала, а второй вход через интегратор 3 соединен с выходом интегратора k, входы которого соедине ны с выходами дискретизатора 5, первый вход которого соединен через нуль орган 6 с выходом вычитател 1, первый вход дельта-модул тора 7 с одинар ным интегрированием соединен с шиной 2, второй вход соединен с выходом так тового генератора 8, первый выход соединен с первыми входами элементов 9 и 10 запрета, а второй выход соединен через элемент П задержки с вторыми входами элементов 9 и 10, выходы кото рых соединены с вторым входом дискретизатора 5Устройство работает следующим образом . Входной аналоговый сигнал, ограниченный по спектру частот, поступает одновременно на два входа: на первый вход вычитател 1 и на вход дельтамодул тора 7 с одинарным интегрированием . Дельта-модул тором 7 с одинарным интегрированием в моменты времени , определ емые импульсами от тактового генератора 8, производитс дельта-преобразование входного аналогового сигнала в пр мую и инвертированную импульсные последовательности. Пр ма и инвертированна импульсные последовательности с выхода дельта-модул тора 7 с одинарным интегрированием поступают на входы элементов запрета 9 и 10, причем пр ма последовательность поступает непосредствен но на основной вход элемента 9 запрета и на запрещающий вход элемента 10 запрета, а инвертированна последовательность до поступлени на основной вход элемента 10 запрета и на запрещающий вход элемента 10 запрета задер живаетс на один такт элементом 11 задержки . Элементы 9 и 10 производ т исключение из пр мой и инвертированной импульсных последовательностей дельтамодул тора 7 с комбинаций типа единица-нуль . В результате на выходе элементов 9 и 10 вырабатываютс импульсные последовательности, состо щие только из информационных импульсов , которые, совместно образу объединенную импульсную последовательность , поступают на тактовый вход дискретизатора 5. Замкнутой одноконтурной цепью, состо щей из вычитател 1, нуль-органа 6, дискретизатора 5 и интеграторов 3 и А, в моменты времени, определ емые импульсами объединенной импульсной последовательности, на основе принципа дельта-модул ции с двойным интегрированием производитс дельта-преобразование входного сигнала в пр мую и инвертированную импульсные последовательности , которые с выхода дискретизатора 5 поступают в тракт передачи. Пр ма и инвертированна импульсные последовательности на выходе устройства дельта-модул ции с двойным интегрированием отображают квантованное значение второй производной входного аналогового сигнала. Дельта-модул ци с двойным интегрированием при передаче информации по сравнению с дельта-модул цией с одинарным интегрированием, обеспечивает более высокое отношение сигнал/шум квантовани . Однако, если известное устройство дельта-модул ции.с двойным интегрированием запускаетс по тактовому входу дискретизатора 5 пульсами от тактового генератора, то оно недостаточно устойчиво и в режиме молчани , когда входной аналоговый сигнал равен нулю, склонно к самовозбуждению . Запуск насто щего устройства производитс только в периоды времени, соответствующие периоду нарастани или периоду убывани входного аналогового сигнала. В паузный период работы предлагаемого устройства , который совпадает с паузным периодом работы дельта-модул тора 7 с одинарным интегрированием, запуск исключен , импульсы на тактовом входе дискретизатора 5 отсутствуют. Запуск предлагаемого устройства также исключен в периоды времени, соответствующие по влению комбинаций типа единица-нуль в дельта-модул торе 7 с одинарным интегрированием, когда крутизна нарастани или убывани входного аналогового сигнала ниже предельной дл дельта-модул тора 7 с одинарным интегрированием. Отсутствие запуска в указанные периоды приводит к исключению возможности самовозбуждени предлагаемого устройства, а следоваельно , повышает устойчивость работы
Claims (1)
- Формула изобретенияУстройство дельта-модуляции с двойным интегрированием, содержащее тактовый генератор, вычитатель, первый ю вход которого соединен с шиной входного сигнала, а второй вход через первый интегратор соединен с выходом второго интегратора, входы которого соединены с шинами выходного сигнала и 25 с выходами дискретизатора, первый вход которого соединен через нуль-орган с выходом вычитателя, отличающееся тем, что, с целью повышения устойчивости работы, в него введены дельта-модулятор с одинарным интегрированием. элемент задержки и два элемента запрета, причем первый вход дельтамодулятора с одинарным интегрированием соединен с шиной входного сигнала, второй вход соединен с выходом тактового генератора, первый выход соединен с первыми входами элементов запрета, а второй выход соединен через элемент задержки с вторыми входами элементов запрета, выходы которых соединены с вторым входом дискретизатора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813298745A SU982193A1 (ru) | 1981-03-13 | 1981-03-13 | Устройство дельта-модул ции с двойным интегрированием |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813298745A SU982193A1 (ru) | 1981-03-13 | 1981-03-13 | Устройство дельта-модул ции с двойным интегрированием |
Publications (1)
Publication Number | Publication Date |
---|---|
SU982193A1 true SU982193A1 (ru) | 1982-12-15 |
Family
ID=20962115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813298745A SU982193A1 (ru) | 1981-03-13 | 1981-03-13 | Устройство дельта-модул ции с двойным интегрированием |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU982193A1 (ru) |
-
1981
- 1981-03-13 SU SU813298745A patent/SU982193A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4772871A (en) | Delta sigma modulator circuit for an analog-to-digital converter | |
KR910009070B1 (ko) | 델타(delta)-시그마(sigma) 변조기 | |
US6087968A (en) | Analog to digital converter comprising an asynchronous sigma delta modulator and decimating digital filter | |
WO2004019477A3 (en) | Input filter for a.c. motor phase current sensing | |
KR970063948A (ko) | 디지털-아날로그 변환기 및 이를 이용한 의사 에너지 감소방법 | |
SE7713519L (sv) | Forfarande och anordning for kodomvandling | |
JPS5793726A (en) | A/d converter | |
SU982193A1 (ru) | Устройство дельта-модул ции с двойным интегрированием | |
JPS5451343A (en) | Code converter | |
KR850007175A (ko) | Pcm부호 복호기 | |
JPH0295024A (ja) | マルチプレクサ付σ△変調形a/d変換器 | |
JP2773082B2 (ja) | ベースバンドディレイロックループ装置 | |
SU1378063A1 (ru) | Кодек адаптивного дельта-модул тора | |
EP0165014A3 (en) | Sampling rate converter for delta modulated signals | |
JPS57106221A (en) | Analogue-digital converter | |
SU1203707A1 (ru) | Дельта-модул тор | |
SU1127086A2 (ru) | Адаптивный импульсно-кодовый модул тор | |
SU1451866A1 (ru) | Дельта-сигма-кодер | |
SU1485400A1 (ru) | Устройство для аналого-цифрового преобразования. | |
SU696614A1 (ru) | Коррел ционный обнаружитель | |
SU1499494A1 (ru) | Устройство синхронизации | |
JPS5558646A (en) | Conversion system of phase division code to nrz code | |
JPS5454518A (en) | Coding system | |
SU1197061A1 (ru) | Цифровой согласованный фильтр | |
SU1372618A1 (ru) | Преобразователь длительности импульсов в цифровой код |