SU978361A1 - Device for adding and subtracting two pulse trains - Google Patents
Device for adding and subtracting two pulse trains Download PDFInfo
- Publication number
- SU978361A1 SU978361A1 SU813238641A SU3238641A SU978361A1 SU 978361 A1 SU978361 A1 SU 978361A1 SU 813238641 A SU813238641 A SU 813238641A SU 3238641 A SU3238641 A SU 3238641A SU 978361 A1 SU978361 A1 SU 978361A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulses
- output
- input
- frequency
- synchronizer
- Prior art date
Links
Landscapes
- Measuring Phase Differences (AREA)
Description
(5) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ И ВЫЧИТАНИЯ ДВУХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ИМПУЛЬСОВ(5) DEVICE FOR THE COMPLEX AND READING TWO SEQUENCE OF PULSES
1one
Изобретение относитс к импульсной технике и может быть использовано в устройствах преобразовани частот.The invention relates to a pulse technique and can be used in frequency conversion devices.
Известно устройство дл получени разностного сигнала двух последовательностей импульсов, содержащее последовательно соединенные триггер с раздельными входами, триггер со счетным входом и фазовый детектор 1 .A device for obtaining a difference signal of two pulse sequences is known, comprising a series-connected trigger with separate inputs, a trigger with a counting input, and a phase detector 1.
Недостатком этого устройства вл етс больша погрешность вычитани частот и низкий диапазон отношений входных частот.A disadvantage of this device is the large frequency subtraction error and the low range of input frequency ratios.
Наиболее близким к предлагаемому вл етс устройство дл вычитани и сложени двух последовательностей импульсов , содержащее генератор опорной частоты, синхронизатор, кипп-реле, триггер знака, блок вычитани , блок сложени , элемент ИЛИ и коммутатор операцийС З.Closest to the present invention is a device for subtracting and adding two sequences of pulses, comprising a reference frequency generator, a synchronizer, a switch relay, a sign trigger, a subtraction unit, an addition unit, an OR element, and an operation switch.
В этом устройстве сложение и вычитание двух последовательстей импульсов осуществл етс по двум, отличнымIn this device, the addition and subtraction of two sequences of pulses is carried out in two distinct
друг от друга, каналам с последующим объединением их выходов на элементе ИЛИ, выход которого вл етс выходом устройства. Импульсы низкой частоты поступают на первый вход синхрюнизатора , вторым входом подключенного к выходу генератора опорной частоты, на котором вырабатываетс последовательность импульсов, сдвинута относительно опорной на 1/2 периода. Импульсы опорной частоты с выхода генератора поступают на первые входы блоков сложени и вычитани , на вторые входы которых поступают синхронизированные импульсы низкой частоты, причем на блок вычитани эти импульсы поступают через кипп-реле, формирующее импульсы длительностью То ТЪfrom each other, to the channels, followed by combining their outputs on the OR element, the output of which is the output of the device. The low-frequency pulses arrive at the first input of the synchronizer, the second input connected to the output of the reference frequency generator, at which a sequence of pulses is produced, is shifted relative to the reference one by 1/2 period. The reference frequency pulses from the generator output go to the first inputs of the addition and subtraction blocks, the second inputs of which receive synchronized low-frequency pulses, and these pulses go to the subtraction unit through a Kipp-relay that generates pulses of duration To T
ЗТ VST V
г g
где TQ - период опорной частоты;where TQ is the reference frequency period;
Т - врем работы кипп-реле совместно с временем восстановлени . 3 978 В зависимости от состо ни триггера . знака, управл емого коммутатором операций, работает один из каналов. Недостатком описанного устройства вл етс его невысока надежность, обусловленна наличием каналов сложени и вычитани и использованием киппреле . изобретени - повышение надежности устройства, Поставленна цель достигаетс тем, что в устройство дл сложени и вычитани двух последовательностей импуль-СОВ , содержащее генератор опорной частоты , коммутатор операций, синхронизатор , первый вход которого соединен с шиной импульсовкизкой частоты, введе- ны фазовый манипул тор и последовательно соединенные элемент задержки, делитель частоты на два и сумматор, второй вход которого подключен к выходу синхронизатора, второй вход синхронизатора соединен с выходом фазового манипул тора, один из входов которого подключен ( выходу коммутатора oneраций , а другой вход соединен с выхо .дом генератора опорной частоты и входом элемента задержки. На фиг. 1 представлена структурна схема устройства; на фиг. 2 - временные диаграммы его работы. Устройство содержит генератор 1 опорной частоты, элемент 2 задержки, фазовый манипул тор 3, коммутатор k операций, делитель 5 частоты на два, синхронизатор б, сумматор 7, шину 8 импульсов низкой частоты. Устройство работает следующим образом . Последовательность импульсов опор- 40 T is the time of operation of the CPR relay together with the time of recovery 3,978 Depends on the state of the trigger. The sign controlled by the switchboard operation is one of the channels. The disadvantage of the described device is its low reliability due to the presence of addition and subtraction channels and the use of a kiprele. the invention is an increase in the reliability of the device. The goal is achieved in that the device for adding and subtracting two sequences of impulses-COB containing a reference frequency generator, an operation switch, a synchronizer, the first input of which is connected to the frequency skip bus, and serially connected delay element, a frequency divider for two and an adder, the second input of which is connected to the synchronizer output, the second synchronizer input is connected to the output of the phase manipulator a, one of the inputs of which is connected (the output of the switch of the ration, and the other input is connected to the output of the reference frequency generator and the input of the delay element. Fig. 1 shows a block diagram of the device; Fig. 2 shows time diagrams of its operation. The device contains a generator 1 reference frequency, element 2 delays, phase manipulator 3, switch k operations, divider 5 frequencies into two, synchronizer b, adder 7, bus 8 pulses of low frequency. The device works as follows. The sequence of impulses of the support is 40
ной частоты 2F с выхода генератора 1 опорной частоты поступает на фазовый манипул тор 3 (фиг. 2а), на выходе которого в зависимости от состо ни коммутатора 4 операций {фиг. 2б), т. е. в зависимости от выполн емой операции вычитани или сложени , вырабатываетс последовательность импульсов , наход ща с соответственно либо в фазе, либо в противофазе с последовательностью импульсов опорной частоты (фиг. 2в). В синхронизаторе 6 осуществл етс прив зка фронтов импульсов низкой частоты, поступающих по шине 8, F(2. (фиг. 2д) к положительчастоты на два и сумматор, второй вход которого подключен к выходу синхронизатора , второй вход синхронизатора соединен с выходом фазового манипул тора , один из входов которого подключен к выходу коммутатора операций , а другой вход соединен с выходом генератора опорной частоты и входом элемента задержки.Frequency 2F from the output of the reference frequency generator 1 is fed to the phase arm 3 (Fig. 2a), the output of which, depending on the state of the switch 4 operations {Fig. 2b), i.e., depending on the operation of subtraction or addition, a sequence of pulses is generated, respectively with either a phase or antiphase with a sequence of reference frequency pulses (Fig. 2c). In synchronizer 6, the edges of low-frequency pulses arriving via bus 8, F (2. (Fig. 2e) are tied to positive frequency for two and an adder, the second input of which is connected to the output of the synchronizer, the second input of the synchronizer is connected to the output of the phase manipulator , one of the inputs of which is connected to the output of the operation switch, and the other input is connected to the output of the reference frequency generator and the input of the delay element.
Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination
1.Авторское свидетельство СССР № , кл. Н 03 К 19/20, 1971.1. USSR author's certificate №, cl. H 03 K 19/20, 1971.
2.Авторское свидетельство СССР № 265187, кл. Н 03 К 23/26, 1970. .4 ному фронту импульсов, поступающих с выхода фазового манипул тора 3 (фиг. 2е). Таким образом, при выполнении oneрации вычитани импульсы низкой часТОТЫ синхронизируютс положительными фронтами импульсов опорной частоты, а при выполнении операции сложени отрицательными . Одновременно последовательность импульсов с выхода генератора 1 опорной частоты через элемент 2 задержки, компенсирующий задержку, вносимую фазовым манипул тором 3, поступает на делитель 5 частоты на два, на выходе которого вырабатываетс последователь ocj импульсов с частотой F (фиг. 2г). зависимости от состо ни коммута тора k операций на выходе сумматора, входы которого подключены к выходам делител 5 частоты на два и синхронизатора 6, вырабатываетс сумма или разность частот F, и , , к, F двух последовательностей импульсов (фиг. 2ж). Таким образом, предлагаемое устройство , по сравнению с известным, отличаетс большей надежностью благодар использованию одного канала.2. USSR author's certificate number 265187, cl. H 03 K 23/26, 1970. .4 to the front of the pulses coming from the output of phase manipulator 3 (Fig. 2e). Thus, when the subtraction is performed, the low-frequency pulses are synchronized with the positive edges of the reference frequency pulses, and during the addition operation, they are negative. At the same time, a sequence of pulses from the output of the reference frequency generator 1 through delay element 2, compensating for the delay introduced by phase manipulator 3, goes to frequency divider 5 by two, at the output of which a pulse ocj of pulse F is generated (Fig. 2d). Depending on the state of the switch k of operations at the output of the adder, the inputs of which are connected to the outputs of the frequency divider 5 and the synchronizer 6, the sum or difference of the frequencies F, and,, K, F of two pulse sequences (Fig. 2g) is generated. Thus, the proposed device, in comparison with the known, is more reliable due to the use of one channel.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813238641A SU978361A1 (en) | 1981-01-15 | 1981-01-15 | Device for adding and subtracting two pulse trains |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813238641A SU978361A1 (en) | 1981-01-15 | 1981-01-15 | Device for adding and subtracting two pulse trains |
Publications (1)
Publication Number | Publication Date |
---|---|
SU978361A1 true SU978361A1 (en) | 1982-11-30 |
Family
ID=20939662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813238641A SU978361A1 (en) | 1981-01-15 | 1981-01-15 | Device for adding and subtracting two pulse trains |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU978361A1 (en) |
-
1981
- 1981-01-15 SU SU813238641A patent/SU978361A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4035663A (en) | Two phase clock synchronizing method and apparatus | |
SU978361A1 (en) | Device for adding and subtracting two pulse trains | |
US4041392A (en) | System for simultaneous transmission of several pulse trains | |
US3261921A (en) | Multi-channel communication systems | |
SU720826A1 (en) | Device for receiving address combination | |
SU725257A2 (en) | Device for synchronizing by cycles | |
SU955417A1 (en) | Multi-channel digital phase-shifting device | |
SU646347A1 (en) | Pulse-frequency computer | |
SU917172A1 (en) | Digital meter of time intervals | |
SU1029407A2 (en) | Pulse width discriminator | |
SU1035595A1 (en) | Synchronization system | |
SU720680A1 (en) | Phase discriminator | |
SU661396A1 (en) | Arrangement for determining pulse phase for discrete communication systems | |
SU566386A1 (en) | Delta-modulation signal transmission system | |
SU1220115A1 (en) | Device for generating time signals | |
SU928665A1 (en) | Element-wise phasing device | |
SU758547A2 (en) | Device for synchronizing with dicrete control | |
SU803113A1 (en) | Method and device for synchronizing | |
SU894849A1 (en) | Analyzer of frequency-phase relationships of pulse trains | |
SU1099322A1 (en) | Telemetric system | |
SU907793A1 (en) | Digital frequency discriminator | |
SU1443147A1 (en) | Phase synchronizer | |
SU873438A1 (en) | Matched radio link with noise-like signals | |
SU856010A1 (en) | Device for phasing synchronous pulse sources | |
SU980017A1 (en) | Full-wave digital phase meter |