SU974374A1 - Digital spectrum analyzer - Google Patents
Digital spectrum analyzer Download PDFInfo
- Publication number
- SU974374A1 SU974374A1 SU813292010A SU3292010A SU974374A1 SU 974374 A1 SU974374 A1 SU 974374A1 SU 813292010 A SU813292010 A SU 813292010A SU 3292010 A SU3292010 A SU 3292010A SU 974374 A1 SU974374 A1 SU 974374A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- output
- unit
- frequency converter
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
( ЦИФРОВОЙ АНАЛИЗАТОР СПЕКТРА(DIGITAL SPECTRUM ANALYZER
1one
Изобретение относитс к вычислительной технике и может быть использовано в аппаратуре, осуществл ющей спектральную обработку электрических сигналов в реальном масштабе времени.The invention relates to computing and can be used in equipment that performs spectral processing of electrical signals in real time.
Известны цифровые устройства, .осуществл ющие спектрал1гную обработку электрических сигналов в реальном масштабе времени по алгоритмам быстрого преобразовани Фурье (БПФ). Эти устройства содержат либо один узел БПФ, состо щий из запоминающих блоков, сумматоров и умножителей, либо несколько одинаковых узлов БПФ, соединенных параллельно или последовательно.Digital devices are known that perform spectral processing of electrical signals in real time using fast Fourier transform (FFT) algorithms. These devices contain either a single FFT node consisting of storage blocks, adders and multipliers, or several identical FFT nodes connected in parallel or in series.
Известно устройство, реализующее алгоритм БПФ на большое число входных отсчетов, работающее в реальном масштабе времени, содержащее несколько одинаковых параллельно соединенных узлов БПФ, каждый из которых состо.ит из запоминающих блоков, арифметического блока, блока хранени коэффициентов БПФ и коммутаторов l.A device that implements an FFT algorithm on a large number of input samples, operating in real time, contains several identical parallel-connected FFT nodes, each of which consists of storage blocks, an arithmetic unit, an FFT coefficient storage unit and switches l.
Недостатком этого устройства вл етс большой объем аппаратуры, в случае , когда на вход устройства поступает большой объем входной информации, а на выходе требуетс получить небольшое число выходных значений, а также невысока частотна избирательность фильтров, реализуемых с помощью алгоритма БПФ.The disadvantage of this device is a large amount of hardware, in the case when a large amount of input information arrives at the device input, and a small number of output values is required at the output, as well as a low frequency selectivity of filters implemented using the FFT algorithm.
Объем аппаратуры устройства-прототипа зависит от числа входных выборок N: чем больше N, тем большее количество узлов БПФ должно быть в устройстве-прототипе при работе в реальном масштабе времени.The hardware volume of the prototype device depends on the number of input samples N: the greater the N, the greater the number of FFT nodes must be in the prototype device when operating in real time.
Известно устройство, содержащее блок преобразовани . Фурье, два выхода которого через квадраторы соединены со входом сумматора, выход которого соединен с линейным или нелинейным регистратором 2.jA device containing a conversion unit is known. Fourier, two outputs of which are connected via quadrs to the input of an adder, the output of which is connected to a linear or nonlinear recorder 2.j
Недостаток устройств св зан с недостаточной разрешающей способностью .устройства. 397 Целью изобретени вл етс величение разрешающей способностиv Поставленна цель достигаетс тем, что в цифровой анализатор спектра, содержащий блок быстрого преобразовани Фурье, два выхода которого подключены соответственно ко входам первого и второго квадраторов, выходы ко торых соединены с соответствующими входами сумматора, выход которого подключен ко входуfблока извлечени квадратного корн , введены преобразователь частоты, блок цифровой фильтрации и блок весовой обработки, пер-вый и второй выход которого соединены соответственно с первым и вторым входами блока быстрого преобразова ни Фурье, первый и второй входы преобразовател частоты вл ютс соответственно первым и вторым входами цифрово го анализатора спектра, два выхода преобразовател частоты подключены соответственно к первому и второму входам блока цифровой фильтрации, выходы которого соединены соответственно с первым и вторым входами блока весовой обработки. Второе отличие цифрового анализаfopa спектра состоит в том, что преоб разователь частоты содержит четыре блока умножени , два сумматора и блок пам ти, первый выход которого соединен с первыми входами первого и четвертого блоков умножени , второй выход блока пам ти подключен к первым входам второго и третьего блоков умножени , вторые входы первого и треть его блоков умножени объединены и вл ютс первым входом преобразовател частоты, вторым входом кото|:юго вл ютс вторые входы второго и четвертого блоков умножени , входы первого сумматора соединены соответственно с выходами первого и второго блоков умножени , входы второго сумматора подключены соответственно к выходам третьего и четвертого блоков умножени , выходы сумматоров вл ютс соответственно первым и вторым выходами преобразовател частоты. Третье отличие цифрового анализато ра спектра состоит в том, что блок ве СОВО1Й обработки содержит блок пам ти и два блока умножени , первые входы которых вл ютс соответственно первым и вторым входами блока весовой обработки, выходами которого вл ютс соответственно выходы блоков умножени , вторые входы которых подключены к выходу блока пам ти. Четвертое отличие цифрового анализатора спектра состоит в том, что блок цифровой фильтрации содержит блок пам ти и два фильтра нижних частот, каждый из которых содержит блоки умножени , накапливающие сумматоры и коммутатор , выход которого вл етс соответствующим выходом блока цифровой фильтрации, входами которого вл ютс соответственно объединенные первые входы блоков умножени первого и второго фильтра нижних частот, вторые входы одноименных блоков умножени первого и второго фильtpoв нижних частот соединены с соответствующими выходами блока .пам ти, выходы блоков умножени каждого из фильтров нижних частот через соответствующие накапливающие сумматоры соединены с соответствующими входами коммутатора. Узел цифровой фильтрации состоит из двух одинаковых фильтров нижних частот (ФНЧ),.каждый из которых содержит несколько умножителей и соединенных с каждым из них последовательно накапливающих сумматоров, выходы которых соединены с коммутатором. С помощью узла цифровой филЬтрации осуществл етс сужение полосы частот входного комплексного процесса до величины , равной зоне анализа. За счет этого число выборок, поступающих на вход узла БПФ, может быть сокращено В - раз, что позвол ет обрабатывать bt . . в реальном масштабе времени поступающую с выходов ФНЧ информацию С помощью одного узла БПФ, в то врем , как в устройстве-прототипе дл этого требуетс несколько узлов БПФ. Узел весовой обработки состоит из двух умножителей и блока хранени весовых коэффициентов и предназначен дл умножени выборок, поступающих с выходов ФНЧ, на весовую функцию, что обеспечивает формирование требуемой формы амплитудно-частотной характеристики фильтров анализатора спектра. Преобразователь частоты состоит из четырех блоков умножени , двух сумматоров и блока хранени комплексных гармонических коэффициентов, и осуществл ет перенос спектра входного процесса в область йижних частот путём перемножени входных комплексных .отсчетов сигнала с комплексными коэффициентами , представл ющими собой выборки из двух ортогональных гармонических колебаний ожидаемой частрты. На чертеже показана блок-схема ана лизатора. Устройство состоит из последовате льно соединенных между собой преобра зовател частоты 1, блока цифровой фильтрации 2, блока 3 весовой обрабо ки, блока быстрого преобразовани Фурье и блока 5 детектировани , блок 2 содержит два фильтра 6 нижних част Преобразователь частоты содержит четыре блока умножени 7, два сумматора 8 и блок пам ти 9 дл хранени комплексных . гармонических коэффициентов . Блок цифровой фильтрации 2 состои из блоков 10 умножени , накапливающи сумматоров 11, блока пам ти 12 дл хранени коэффициентов ФНЧ, коммутаторов 13- Блок весовой обработки 3 содержит два блока умноже ни Ц и блок пам ти 15 дл хранени весовых коэффициентов. Блок k БПФ содержит коммутатор 16, блоки пам ти 17 и 18, коммутатор 19. арифметический блок 2 и блок пам ти 21 дл хранени коэффи циентов БПФ, блок пам ти 22. Блок де тектировани 5 состоит из двух квадраторов 23, сумматора 2k и узла извл чени квадратного корн 25. Цифровой анализатор спектра работ ет следующим образом. На вход устройства с тактом Т по ступают комплексные выборки Xgv(0 хвхс() () входного процесса соответственно на косинусный и синус ный входы преобразовател частоты. Алгоритм работы преобразовател частоты -лшвТк х (1) хв(1)-е х (1)комплексна выборка на выходе преобразовател частоты- , номер выборки; центральна частота зоны анализа. О -дт Тц- соответственно частота и такт квантовани входного комплексного процесса. Обычно дл комплексного процесса с целью уменьшени эффекта наложени спектров сигналов из-за временной дискретизации частота Гц беретс в с(,ра . 6 больше половины полосы частот входного процесса дР, т.е. FK O Косинусные составл ющие входных выборок 1) поступают на первые входы первого и третьего блоков умножени 7, синусные ) ч первые входы второго и четвертого блоков умножени 7. Из блока пам ти 9 комплексных гармонических коэффициентов с тем же тактом Тк выбираютс соответствующие значени функции g , которые поступают на вторые входы соответствующих блоков умножени 7 дл выполнени операции умножени двух комплексных чисел. С выходов первого и второго блоков умножени 7 информаци поступает на входы первого сумматора 8, на выходе которого полумаетс косинусна составл юща выборки х(1), а с выходов третьего и четвертого блоков умножени 7 информаци поступает на входы второго сумматора 8, на выходе которого получаетс соответственно синусна составл юща выборки Х5(1). Две квадратурные составл ющие преобразованного сигнала х (1)с тем же тактом Т поступают на вход узла цифровой фильтрации 2, работающего по следующему алгоритму а Э- (4,) Г ()fCiV, где x(f,) - комплексна выборка сигнала на выходе узла цифровой фильтрации 2; h(i) - весова функци фильтров нижних частот 6; j - номер числа среди выбранной последовательности чисел; I - пор док (кратность) перекурсивного ФНЧ 6, п - номер отсчета с выхода ФНЧ q - коэффициент време.нного разрежени выходной информации; Тс . , Т - такт съема информации с выхода ФНЧ 6. Число умножителей ЮМ и св занных ними накапливающих сумматоров 11 в аждом ФНЧ 6 определ етс из соотноени Та ы ТГ де длительность весовой функции ФНЧ.The lack of devices is associated with insufficient resolution of the device. 397 The aim of the invention is to increase the resolution. The goal is achieved by having a digital spectrum analyzer containing a fast Fourier transform unit, two outputs of which are connected respectively to the inputs of the first and second quadrants, the outputs of which are connected to the corresponding inputs of the adder, the output of which is connected to the square-root extraction block input, a frequency converter, a digital filtering unit and a weight processing unit, the first and second output of which are connected according to With the first and second inputs of the fast Fourier transform unit, the first and second inputs of the frequency converter are respectively the first and second inputs of the digital spectrum analyzer, two outputs of the frequency converter are connected respectively to the first and second inputs of the digital filtering unit, the outputs of which are connected respectively to the first and second inputs of the weight processing unit. The second difference in the digital spectrum analysis fopa is that the frequency converter contains four multipliers, two adders and a memory block, the first output of which is connected to the first inputs of the first and fourth multiplicators, the second output of the memory block is connected to the first inputs of the second and third the multiplication units, the second inputs of the first and the third multiplication units are combined and are the first input of the frequency converter, the second input of which |: the south are the second inputs of the second and fourth multiplication units, the inputs of the first sum The matrices are connected respectively to the outputs of the first and second multiplication units, the inputs of the second adder are connected respectively to the outputs of the third and fourth multiplication units, the outputs of the adders are the first and second outputs of the frequency converter, respectively. The third difference of the digital spectrum analyzer is that the SOVIEW processing unit contains a memory unit and two multiplication units, the first inputs of which are respectively the first and second inputs of the weight processing unit, whose outputs are respectively the outputs of the multiplication units, the second inputs connected to the output of the memory unit. The fourth difference with the digital spectrum analyzer is that the digital filtering block contains a memory block and two low-pass filters, each of which contains multiplication blocks accumulating adders and a switch, the output of which is the corresponding output of the digital filtering block whose inputs are respectively the combined first inputs of the multiplying units of the first and second low-pass filter, the second inputs of the same multipliers of the first and second low-pass filters are connected to the corresponding and the outputs of the block. pam, the outputs of the blocks multiplying each of the low-pass filters through the corresponding accumulating adders are connected to the corresponding inputs of the switch. The digital filtering node consists of two identical low-pass filters (LPF), each of which contains several multipliers and connected to each of them successively accumulating adders, the outputs of which are connected to the switch. With the help of the digital filtrating node, the bandwidth of the input complex process is reduced to a value equal to the analysis zone. Due to this, the number of samples arriving at the input of the FFT node can be reduced B times, which allows bt to be processed. . real-time information coming from the low-pass filter outputs using a single FFT node, while in the prototype device, this requires several FFT nodes. The weight processing node consists of two multipliers and a weight storage unit and is designed to multiply the samples from the low-pass filter outputs by a weight function, which ensures the formation of the required shape of the amplitude-frequency characteristic of the spectrum analyzer filters. The frequency converter consists of four multiplication blocks, two adders and a storage unit of complex harmonic coefficients, and transfers the spectrum of the input process to the frequency range by multiplying the input complex signal counts with complex coefficients, which are samples of two orthogonal harmonic oscillations of the expected frequency. . The drawing shows a block diagram of the analyzer. The device consists of a frequency converter 1, a digital filtering unit 2, a weight processing unit 3, a fast Fourier transform unit and a detecting unit 5, sequentially interconnected; unit 2 contains two filters 6 lower parts; The frequency converter contains four multiplication units 7, two adder 8 and storage unit 9 for complex storage. harmonic coefficients. The digital filtering unit 2 consists of multiplication units 10, accumulating adders 11, memory unit 12 for storing LPF coefficients, switches 13. Weight processing unit 3 contains two blocks of multiplicity C and memory block 15 for storing weights. The FFT unit k contains a switch 16, memory blocks 17 and 18, a switch 19. an arithmetic unit 2 and a memory unit 21 for storing FFT coefficients, a memory unit 22. The detecting unit 5 consists of two quadrants 23, an adder 2k and a node square root extract 25. The digital spectrum analyzer operates as follows. Complex inputs Xgv (0 ххс () () of the input process are fed to the cosine and sine inputs of the frequency converter, respectively, at the input of the device with a clock cycle. The frequency converter operation algorithm is ш в x Т x (1) x 1 (1) –s x (1) complex sampling at the output of the frequency converter, sample number, central frequency of the analysis zone, O-dm TC, respectively the frequency and quantization step of the input complex process. Usually for a complex process to reduce the effect of signal spectrum superimposition due to time sampling and Hz is taken in c (, pa. 6 is more than half of the dP input process bandwidth, i.e. FK O Cosine components of input samples 1) are fed to the first inputs of the first and third multiplications block 7, sine) h first inputs of the second and fourth multiplication blocks 7. From the memory block 9 of complex harmonic coefficients with the same clock cycle Tk, the corresponding values of the function g are selected, which are fed to the second inputs of the corresponding multiplication blocks 7 for performing the operation of multiplying two complex numbers. From the outputs of the first and second multiplying blocks 7, the information is fed to the inputs of the first adder 8, the output of which is cosine of the sample x (1), and from the outputs of the third and fourth blocks of the multiplication 7, the inputs go to the inputs of the second adder 8, the output of which is respectively, the sinusna component of the X5 (1) sample. The two quadrature components of the transformed signal x (1) with the same beat T are fed to the input of the digital filtering node 2, which uses the following algorithm a output node digital filtering 2; h (i) is the weighting function of the low-pass filters 6; j is the number of a number among the selected sequence of numbers; I is the order (multiplicity) of the recursive low pass filter 6, and n is the reference number from the low pass filter output; q is the coefficient of time for rarefying the output information; Tc. , T is the tick rate of information retrieval from the output of the low-pass filter 6. The number of multipliers of the SM and the accumulating adders 11 associated with them in each LPF 6 is determined from the ratio Ta s TG de duration of the weight function of the low-pass filter.
Косинусна составл 1оща сигнала х ( 1) поступает на первые входы всех М блоков умножени 10 первого фильтра 6 нижних частот, синусна - второго . Одновременно с ними на вторые входы блоков умножени 10 поступают из блока пам ти 12 коэффициентов соответствующие значени функции h(i-ma), где т 0-М-1; m - номер блока умножени в каждом фильтре нижних Мастот.The cosine of the signal x (1) is fed to the first inputs of all M blocks of multiplication 10 of the first low-pass filter 6, and the sine - of the second. At the same time, the second inputs of the multiplication units 10 are received from the memory block 12 of the coefficients corresponding to the values of the function h (i-ma), where m 0-M-1; m is the number of the multiplication unit in each filter of the lower Mastos.
С выходов блока умножени 10 информаци поступает на входы накапливающих сумматоров 11, где копитс в течение тактов, после чего считываетс на выход блока 2 с помощью коммутатора 13, который последовательно во вре мени с тактом Т, подключает выходы накапливающих сумматоров 11 к выходу блока 6, После съема информации с соответствующего накапливающего сумматора 11 цикл работы каждого блока умножени 10 и накапливающего, сумматора 11 повтор етс .From the outputs of the multiplication unit 10, the information is fed to the inputs of accumulating adders 11, where it accumulates during the cycles, and then reads to the output of block 2 using a switch 13, which successively with a clock cycle T, connects the outputs of accumulating adders 11 to the output of block 6, After retrieving the information from the corresponding accumulating adder 11, the operation cycle of each multiplication unit 10 and accumulating unit, the adder 11 is repeated.
С помощью обоих фильтров 6 полоса пропускани каждого из которых выби-. раетс равной половине полосы анализа , происходит сужение полосы частот входного процесса до величины, равной зоне анализа. Засчет этого частота съема информации с фильтров 6 может быть вз та равной F. . Таким образом, на выходе каждого филь тра 6, т. е. на выходе коммутаторов 13(Информаци получаетс разреженной по отношению к входной в дР/дРа раз, , что позвол ет во столько же раз уменьшить число отсчетов, поступающих на вход блока k, и тем самым сократить объем обрабатываемой им информации.Using both filters, the 6 bandwidth of each of which is selected. It is equal to half of the analysis band, the bandwidth of the input process narrows to a value equal to the analysis zone. Due to this, the frequency of information retrieval from filters 6 can be taken equal to F.. Thus, at the output of each filter 6, i.e., at the output of the switches 13 (The information is sparse relative to the input dP / dPa times, which allows reducing the number of samples arriving at the input of the block k, and thereby reduce the amount of information it processes.
Разреженна информаци с выходов УЦФ 2 поступает на входы 3, работающего по следующему алгоритмуSplit information from the outputs of the UCF 2 is fed to the inputs 3, working on the following algorithm
x(h)A(h)C(n), где С (п) - действительные выборки изx (h) A (h) C (n), where C (n) are valid samples from
весовой функции.weight function.
В блоке 3 происходит умножение комплексных выборок х(п) , поступающих на блоки умножени И на действительную весовую функцию С (п), коэффициенты которой хран тс в блоке-пам ти 15Это обеспечивает получение требуемой формы амплитудно-цастотной характерис тики фильтров спектроанализатора.In block 3, the complex samples x (p) are fed to the multiplication blocks AND by the actual weight function C (p), the coefficients of which are stored in the memory block 15. This ensures that the required amplitude-frequency characteristics of the spectrum analyzer filters are obtained.
С выхода блока 3 .весовой обработки взвешенные выборки х(п) поступают на вход блока А БПФ, работающего по алгоритмуFrom the output of the block 3. weighting processing, weighted samples x (n) are fed to the input of block A of the FFT, which operates according to the algorithm
W,-1W, -1
-Шг-Shg
y().y ().
где k номер выходного отсчета;where k is the number of the output sample;
номер входного отсчета; п Nnumber of input count; pn
количество поступающих на входnumber of input
узла БПФ комплексных выборок; y(k)- комплексна выборка на выходеcomplex sampling FFT node; y (k) - complex sampling at the output
k-ro фильтра.k-ro filter.
Входна информаци поступает на входы коммутатора 16, втора пара входов которого соединена с выходом арифметического блока 20, осуществл ющего в соответствии с алгоритмом БПФ реализацию элементарной операции над двум точками, поступающими через коммутатор 19 на арифметический блок 20 с одного из блоков пам ти 17 и 18 или 22 в зависимости от ноиера. выполн емой операции. На вторые входы арифметического блока 20 с выхода блока хранени комплексных коэффициентов БПФ 21 поступают соответствующие значени функции.The input information is fed to the inputs of the switch 16, the second pair of inputs of which is connected to the output of the arithmetic unit 20, which, in accordance with the FFT algorithm, implements the elementary operation on two points received through the switch 19 to the arithmetic unit 20 from one of the memory blocks 17 and 18 or 22 depending on the noiera. performed operation. The corresponding inputs of the function are fed to the second inputs of the arithmetic unit 20 from the output of the storage unit of the complex FFT coefficients 21.
С выхода блока БПФ Ц выходные от- счеты y{k) последовательно поступают на вход блока детектировани 5, реа .лизующего следу|г щий алгоритм:From the output of the FFT unit, the output reports y (k) are successively fed to the input of the detecting unit 5, which realizes the following algorithm:
S(k) iy2(k) - y|(k) где yc(k) - JYsCk) y(k) S (k) iy2 (k) - y | (k) where yc (k) - JYsCk) y (k)
S(k) - значение огибающей на выходе k-го филь-тра.S (k) is the envelope value at the output of the k-th filter.
и VgCk) поступают на входы соответствующих квадраторов 23, с выходов которых y(k) и yc(k) поступают на входы, сумматора 2ч, с выхода которого полученна сумма поступает на вход узла извлечени квадратного корн 25Оценку технико-экономической эффективности применени предложенного устройства по сравнению с устройствомпрототипом целесообразно проводить, исход из услови решени ими одной и той же задачи. and VgCk) are fed to the inputs of the respective quadrants 23, from the outputs of which y (k) and yc (k) are fed to the inputs, the adder 2h, from the output of which the resulting amount goes to the input of the square root extraction unit 25 The estimate of the technical and economic efficiency of the application of the proposed device Compared to a prototype device, it is advisable to proceed on the basis of the solution of the same problem.
Требуетс построить анализатор спектра на основании следующих исходных данных: полоса частот входного комплексного процесса uf, соответственно частота квантовани Р(, полоса анализалРа, длительность весовой функции фильтров анализатора спектра Тф, период спектрального анализа Ted. Можно показать, что применение описанного устройства более экономично дл зоны анализа меньшей полосы частот входного комплексного процесса более чем в два раза.It is required to build a spectrum analyzer based on the following source data: the frequency band of the input complex process uf, respectively, the quantization frequency P (, analysis band P, the duration of the weighting function of the filters of the spectrum analyzer Tf, spectral analysis period Ted. It can be shown that using the described device is more economical for the zone analysis of the lower frequency band of the input complex process more than doubled.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU813292010A SU974374A1 (en) | 1981-05-25 | 1981-05-25 | Digital spectrum analyzer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU813292010A SU974374A1 (en) | 1981-05-25 | 1981-05-25 | Digital spectrum analyzer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU974374A1 true SU974374A1 (en) | 1982-11-15 |
Family
ID=20959483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU813292010A SU974374A1 (en) | 1981-05-25 | 1981-05-25 | Digital spectrum analyzer |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU974374A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU227329U1 (en) * | 2024-03-22 | 2024-07-16 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный университет аэрокосмического приборостроения" | Device for generating spectral-efficient signals |
-
1981
- 1981-05-25 SU SU813292010A patent/SU974374A1/en active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU227329U1 (en) * | 2024-03-22 | 2024-07-16 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный университет аэрокосмического приборостроения" | Device for generating spectral-efficient signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777612A (en) | Digital signal processing apparatus having a digital filter | |
| RU2012142732A (en) | DEVICE AND METHOD FOR PROCESSING INPUT SOUND SIGNAL USING A CASCADE FILTER BANK | |
| CN111694027B (en) | Ultra-large dynamic spread spectrum signal capturing method and device | |
| KR980012873A (en) | Spectrum direct spread signal receiver and acquisition circuit | |
| CN112350691A (en) | Geomagnetic weak signal detection algorithm based on multi-stage filtering extraction and two-stage WOLA structure | |
| US4972356A (en) | Systolic IIR decimation filter | |
| DE762645T1 (en) | Message transmission filter circuit | |
| CA1311810C (en) | Nonrecursive half-band filter | |
| JPH07202633A (en) | Digital filter and oversampling type analog/digital converter using the same | |
| JPS584307B2 (en) | spectrum analyzer | |
| US20020029234A1 (en) | Recursive discrete fourier transformation apparatus | |
| SU974374A1 (en) | Digital spectrum analyzer | |
| US3935437A (en) | Signal processor | |
| RU2460130C1 (en) | Method for digital recursive band-pass filtering and digital filter for realising said method | |
| JPH06350399A (en) | Method and digital filter architecture for filtering digital signal | |
| CN111865311B (en) | Variable-modulus decimal frequency conversion parallel signal processing device and method | |
| JPH11251969A (en) | Receiver for frequency hopping spread spectrum system | |
| EP1458097A1 (en) | Arbitrary sampling rate conversion | |
| SU720369A1 (en) | Spectrum analyzer in walsh basis | |
| JPH08328593A (en) | Spectrum analysis method | |
| RU2801742C1 (en) | Method for separating the terms of an electrical quantity from measurements of various devices | |
| SU1755211A1 (en) | Method of fast spectrum analysis of wide-band processes | |
| SU1672559A1 (en) | Digital filter | |
| CN104113297B (en) | Low-pass filter unit, structure and lock-in amplifier | |
| SU1312746A1 (en) | Signal transmission and reception device |