SU972659A1 - Analogue-digital converter - Google Patents

Analogue-digital converter Download PDF

Info

Publication number
SU972659A1
SU972659A1 SU802899812A SU2899812A SU972659A1 SU 972659 A1 SU972659 A1 SU 972659A1 SU 802899812 A SU802899812 A SU 802899812A SU 2899812 A SU2899812 A SU 2899812A SU 972659 A1 SU972659 A1 SU 972659A1
Authority
SU
USSR - Soviet Union
Prior art keywords
digital
low
analog
analogue
pass filter
Prior art date
Application number
SU802899812A
Other languages
Russian (ru)
Inventor
Владимир Леонидович Кудрявцев
Лев Айзикович Файнберг
Original Assignee
Предприятие П/Я В-2431
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2431 filed Critical Предприятие П/Я В-2431
Priority to SU802899812A priority Critical patent/SU972659A1/en
Application granted granted Critical
Publication of SU972659A1 publication Critical patent/SU972659A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

(5) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ(5) ANALOG-DIGITAL CONVERTER

Изобретение относитс  к преобразовательной технике, в частности к преобразовател м аналог-ци(ра и может быть использовано в измерительной тех , нике и в цифро-аналоговых вычислител х .. Известно устройство аналого-цифрового преобразовани , в котором выходной цифровой сигнал преобразуетс  в схеме цифроверо тностного преобразовател  в веро тностный поток, который сглахшваетс  Фильтром нижних час.от. Сигнал фильтра нижних частот сравнива етс  в компараторе с входным сигналом Сигнал ошибки с компаратора управл ет реверсивным счетчиком, в котором накапливаетс  цифровой сигнал J. Недостатком этого устройства  вл етс  низкое быстродействие. Целью изобретени   вл етс  повышение быстродействи . Поставленна  цель достигаетс  тем, что в аналого-цифровой преобразователь , содержащий аналоговый компаратор , входы которого подключены соответственно к шине входного сигнала и выходу фильтра нижних частот, а выхо- ды соответственно подключены непосред ственно и через инвертор к первому и втлрому входам реверсивного счетчика, выходы старших разр дов которого подключены к входам первого ци ч1О-веро тностного преобразовател , введены второй цифро-веро тностный преобразователь и суммирующий элемент, причем входы второго цифро-веро тностного пре-, образовател  подключены к выходам млад1шх разр дов реверсивного счетчи ка, а выходы первого и второго цифроверо тностных преобразователей подклЮ чены соответственно к входам суммируЮ7 щего элемента, выход которого подключен к входу фильтра нижних частот. На чертеже представлена функциональна  схема аналого-цифрового преобразовател .The invention relates to a converter technique, in particular, analog-to-digital converters (pa and can be used in measurement technology and digital-analogue calculators. An analog-to-digital conversion device is known, in which an output digital signal is converted in digital conversion into a probabilistic flow, which is smoothed by the Low Pass Filter. The low pass filter signal is compared in the comparator with the input signal. The error signal from the comparator controls a reversible counter. The digital signal is accumulated in J. The disadvantage of this device is low speed. The aim of the invention is to improve the speed. The goal is achieved in that an analog-to-digital converter containing an analog comparator, the inputs of which are connected respectively to the input signal bus and the filter output low frequencies, and the outputs, respectively, are connected directly and via an inverter to the first and the third inputs of the reversible counter, the outputs of the higher bits of which are connected to the input The first Qi of the P1O-probabilistic converter, the second digital-probabilistic converter and the summing element are introduced, the inputs of the second digital-probabilistic converter are connected to the outputs of the small bits of the reversible counter, and the outputs of the first and second digital-phrases converters respectively, to the inputs of the summing element, the output of which is connected to the input of the low-pass filter. The drawing shows the functional diagram of the analog-to-digital Converter.

Преобразователь содержит аналоговы компаратор 1, инвертор 2, реверсивный счетчик 3, первый и второй цифро-веро тностный преобразователи t и 5f суммирующий элемент 6, фильтр 7 нижних частот, шину 8 входного сигнала, шины 9 выходных сигналов.The converter contains analogue comparator 1, inverter 2, reversible counter 3, first and second digital-to-transducers t and 5f summing element 6, low-pass filter 7, input signal bus 8, output signals bus 9.

Устройство работает следующим образом .The device works as follows.

Входной аналоговый сигнал, постулающий на шину 8, сравниваетс  на аналоговом компараторе 1 с сигналом, сформированным на выходе фильтра 7 нижних частот. Аналоговый компаратор 1 формирует знак разности между .входным сигналом и сигналом обратной св зи, сформированным на выходе фильтра 7 нижних частот. В зависимости от знака этой разности происходит увеличение или уменьшение содержимого реверсивного счетчика 3, выходы которого соединены с спинами 9 выходных сигналов.The analog input signal that is applied to the bus 8 is compared on analog comparator 1 with the signal generated at the output of the low-pass filter 7. The analog comparator 1 forms the sign of the difference between the input signal and the feedback signal generated at the output of the low-pass filter 7. Depending on the sign of this difference, there is an increase or decrease in the content of the reversible counter 3, the outputs of which are connected to the spins of 9 output signals.

Число, записанное в реверсивном счетчике 3 с помощью цифро-веро тностных преобразователей и 5, преобразуетс  в веро тностные импульсные потоки , в которых средн   частота импульсов пропорциональна числам, записанным соответственно в старших и млад ших разр дах реверсивного счетв ика 3. Суммирующий элемент 6, представл ющий , например суммирование на двух резисторах , осуществл ет весовое суммирование этих потоков с учетом весового соотношени  старших и младших разр дов в реверсивном счетчике 3. Так, если беретс  8-ми разр дный реверсивный счетчик 3, группа старших и младших разр дов .содержит по 4 разр да, а весовые соотношени  суммирующего элемента 6 должны быть 16:1.The number recorded in the reversible counter 3 using digital-to-probability converters and 5 is converted into probabilistic impulse streams, in which the average frequency of the pulses is proportional to the numbers recorded respectively in the higher and lower digits of the reversing counter 3. The summing element 6, representing, for example, summing over two resistors, performs weight summation of these flows, taking into account the weight ratio of the high and low bits in the reversible counter 3. So, if an 8-bit reverse is taken The actual counter 3, the group of the most-significant and the least-significant bits, contains 4 bits, and the weight ratios of summing element 6 must be 16: 1.

Фильтр 7 нижних частот производит выделение посто нной составл ющей входного веро тностного потока, коп тора  пропорциональна выходному числу в реверсивном счетчике 3. Таким образом , содержимое реверсивного счетчика 3 будет измен тьс  до тех пор, пока сипнал обратной св зи с выхода фильтра 7 нижних частот не станет равным входному сигналу. Тогда в реверсивном счетчике 3 будет находитьс  искоглое число.The low pass filter 7 produces a constant component of the input probability flow, the camcorder is proportional to the output number in the reversing counter 3. Thus, the contents of the reversing counter 3 will change until the feedback signal from the low pass filter 7 will not equal the input signal. Then in the reversible counter 3 there will be an initial number.

Преимуществом предлагаемого устройства по сравнению с известным  вл етс  существенное повышение быстродействи .The advantage of the proposed device in comparison with the known one is a significant increase in speed.

Это св зано с- тем, что в предлагаемом устройстве преобразование цифры в аналог в системе обратной св зи происходит отдельно по старшим и млад111им разр дам. В результате длину псевдослучайной последовательности можно уменьшить в 21/2 раза, где -И - число разр дов реверсивного счетчика 3. fThis is due to the fact that in the proposed device the conversion of a digit to an analog in the feedback system occurs separately for the older and younger bits. As a result, the length of the pseudo-random sequence can be reduced by 21/2 times, where -I is the number of bits of the reversible counter 3. f

Это позвол ет уменьшить и посто нную времени фильтра нижних частот, а следовательно, и повысить быстродействие устройства во столько же раз.This makes it possible to reduce the time constant of the low-pass filter and, consequently, to increase the speed of the device by the same amount.

Claims (1)

1. Патент Франции V 2008121, кл. И 03 К 13/00, 1968,1. The patent of France V 2008121, cl. And 03 K 13/00, 1968, -ll-ll / /Ч/ / H / // / 1/Ф1 / f // 1one //
SU802899812A 1980-03-28 1980-03-28 Analogue-digital converter SU972659A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802899812A SU972659A1 (en) 1980-03-28 1980-03-28 Analogue-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802899812A SU972659A1 (en) 1980-03-28 1980-03-28 Analogue-digital converter

Publications (1)

Publication Number Publication Date
SU972659A1 true SU972659A1 (en) 1982-11-07

Family

ID=20885257

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802899812A SU972659A1 (en) 1980-03-28 1980-03-28 Analogue-digital converter

Country Status (1)

Country Link
SU (1) SU972659A1 (en)

Similar Documents

Publication Publication Date Title
US4209773A (en) Code converters
US4764752A (en) Analog to digital converter having no zero or span drift
US4361831A (en) Analog-digital converter utilizing multiple ramp integrating techniques
JPS5793726A (en) A/d converter
SU972659A1 (en) Analogue-digital converter
JPS5713813A (en) Monolithic analog-to-digital converting circuit
US3665457A (en) Approximation analog to digital converter
US3611355A (en) Analog-to-digital converter
SU1172013A1 (en) Servo analog-to-digital converter
JPS5753143A (en) Analogue-digital converter
SU984033A1 (en) Analogue-digital converter
SU949662A1 (en) Multiplying-dividing device
SU1661998A1 (en) Servo analog-to-digital converter
SU1019620A1 (en) Adaptive analog/digital converter
SU1506571A2 (en) Device for monitoring digital signal quality
SU1386954A1 (en) Non-linear compensating device
SU1256046A1 (en) Analog-digital dividing device
SU1260915A1 (en) Versions of automatic control system
SU873387A1 (en) Analog digital filter
SU1242831A1 (en) Digital accelerometer
SU1103219A1 (en) Data display device
SU691909A1 (en) Angle to code converter
SU723585A1 (en) Analogue-digital filter
SU924852A1 (en) Analogue-digital converter
SU1622846A1 (en) Device for measuring pulse duration