Claims (1)
Поставленна цель достигаетс тем,что в усилитель посто нного тока - 39 введен блок детектировани пульсаций вход которого подключен к выходу демодул тора , выход - к второму входу управлени источника компенсационного тока, а вход управлени - к вто рому выходу генератора управлени . Кроме того, блок детектировани пульсаций состоит из последовательно включенных между его входом и одним из входов коммутатора первых инвертора, фиксатора уровн и узла выборки и хранени , а также пос ледовательно включенных между его входом и другим входом коммутатора вторых фиксатора уровн и узла выбор км и хранени , причем выход коммутатора вл етс выходом блока детектировани пульсаций, объединенные входы управлени первых фиксатора уровн , узла выборки и хранени и коммутатора подключены к входу управлени блока детектировани пульсаций , а через второй инвертор - к объединенным входам управлени вторых фиксатора уровн и узла выборки и хранени . На чертеже представлена структурна схема предлагаемого усилител . Усилитель содержит входной фильтр 1 низкой частоты, подключенный к вхо ду модул тора/(мод) 2, к входу управлени которого подключен выход ге нератора управлени (ГУ) 3, выход МОД 2 подключен к входу усилител переменного напр жени (УПН) , выхо которого в свою очередь подключен к входу демодул тора (. Вход управ лени ДМ 5 подключен к первому выходу ГУ 3. Выход ДМ 5 вл етс выходом всего усилител посто нного тока. Блок 6 детектировани размаха пульсации (ДРП), вход которого соединен с выходом ДМ 5, источник 7 компенсационного тока (ИКТ), выход которого подключен к входу МОД 2, а два входа - соответственно к второ/ выходу ГУ 3 и выходу блока 6 ДРП,блок 6 ДРП,содержит коммутатор 8,последовательно включены между входом блока ДРП 6 и одним из входов коммутатора 8 первых инвертора 9, фиксатора 10 уровн (ФУ) и узла 11 выборки и хранени (УВХ), а также последовательно включение между входом блока ДРП 6 л другим входом коммутатора вторых ФУ 12 и УВХ 13, причем выход коммутатора вл етс выходом блока 6 ДРП, объединенные входы управлени первых 4 ФУ 10, УВХ 11 и коммутатора 8 под-ключены к входу управлени блока 6 ДРП, и второму выходу ГУ 3, а через второй инвертор Н - к объединенным входам управлени вторых ФУ 12 и УВХ 13. Усили7ель работает следующим образом . При скачкообразном увеличении сопротивлени источника сигнала до некоторого высокого значени на входе МОД 2 по вл етс периодически пульсирующий дрейф нул , наложенный на входнбе напр жение и вызванный действием входного остаточного тока, Одновременно накладываетс пульсаци и на выходное напр жение, при . этом размах пульсации превышает размах пульсации на входе в коэффициент усилени УПТ раз. Сумма пульсации и выходного посто нного напр жени подаетс на вход блока 6 ДРП. С задержкой в половину периода пульсации на выходе блока 6 ДРП и на входе ИКТ 7 по вл етс посто нное напр жение, значение которого в точности равно размаху пул1Г сации, т.е. разнице .предельных значений пульсации, наблюдаемых в моменты чередовани полупериодов напр жени на втором выходе ГУ 3. Размах пульсации может иметь разные пол рности , в зависимости от пол рности входного остаточного тока. Пол рность размаха пульсации, а следовательно пол рность посто нного напр жени на входе ИКТ 7, устанавливаетс посредством подачи напр жени на вход управлени блока 6 ДРП. Компенсационный ток на выходе ИКТ 7, подаваемый на вход МОД 2, пропорционален посто нному напр жению на первом входе НКТ 7. Одновременно происходит периодическа манипул ци значением этого тока путем подачи напр жени со второго выхода ГУ 3, на второй вход ИКТ 7. Этот ток периодически принимает два значени , и обеспечиваетс подача большего тока в полупериоды высокой частоты модул ции. На выходе блока 6 ДРП по вл етс сигнал напр жени , образованный из Чередующихс посто нных сигналов напр жени , причем значение одного посто нного напр жени равно размаху пульсаций на входе блока 6 ДРП, 5 а другого - размаху пульсаций с обратным знаком, кроме того, упом нутый сигнал напр жени задержан отно сительно пульсации на половину периода .. Фазовые соотношени в контуре обратной св зи выбраны таким, при которых пульсирующий входной остаточный ток модул тора 2 почти полностью компенсируетс пульсирующим компенсационным током ИКТ 7. Тем самым происходит существенное умень шение дрейфа нул УПТ при работе его с высокоомными источниками сигнала. Таким образом, в предлагаемом УПТ достигаетс существенное уменьшение временного дрейфа нул и почт стократное уменьшение температурног дрейфа нул (i-0,005 при сопро тивлени х источника сигнала вплоть до 100 МОм. Формула изобретени 1. Усилитель посто нного тока, содержащий последовательно соединен ные входной фильтр низкой частоты, модул тор, усилитель переменного то ка, демодул тор, а также генератор управлени , первый выход которого подключен к входам управлени модул тора и демодул тора, и источник компенсационного тока, выход которо го подключен к входу модул тора, а первый вход управлени - ко второму ВЫХОДУ генератора управлени , о тличающийс тем, что, с целью повышени точности путем уменьшени дрейфа нул , введен блок детектировани пульсаций, вход которого подключен к выходу демодул тора, выход - к второму входу управлени источника компенсационного тока, а вход управлени - к второму выходу генератора управлени . 2i Усилитель посто нного тока по п.I, отличающийс тем, что блок детектировани пульсаций состоит И последовательно включенных между его входом и одним из входов коммутатора первых инвертора, фиксатора уровн и узла выборки и хранени , а также последовательно включенных между его входом и другим входом коммутатора вторых фиксатора уровн и узла выборки и хранени , причем выход коммутатора вл етс выходом блока детектировани пульсации , объединенные входы управлени первых фиксатора уровн , узла выборки и хранени и коммутатора подключены к входу управлени блока детектировани пульсаций, а через второй инвертор - к объединенным входам управлени , вторых фиксатора уровн и узла выборки и хранени . Источники информации, прин тые во внимание при экспертизе i. Авторское свидетельство СССР № 5982Й, кл. Н 03 F 3/38, 197, (прототип).The goal is achieved by the fact that a pulsation detection unit is inputted to the DC amplifier — 39; its input is connected to the demodulator output, the output to the second control input of the compensation current source, and the control input to the second output of the control generator. In addition, the pulsation detection unit consists of the first inverter, the latch and the sample and storage unit connected in series between its input and one of the switch inputs, and the km selection and storage sequentially connected between its input and the other input of the second latch switch and node. the switch output is the output of the ripple detection unit, the combined control inputs of the first latch, the sample and hold unit and the switch are connected to the control input of the detecting unit pulsation, and through a second inverter - to the combined second inputs of the control level and the latch node sample and hold. The drawing shows a structural diagram of the proposed amplifier. The amplifier contains a low-frequency input filter 1 connected to the modulator / (mod) 2 input, to the control input of which the generator generator output (PG) 3 is connected, the output of MOD 2 is connected to the input of the AC voltage amplifier (UTP) In turn, it is connected to the input of the demodulator (. The control input of DM 5 is connected to the first output of PG 3. The output of DM 5 is the output of the entire DC amplifier. A pulsation-detecting unit (PAD) 6, the input of which is connected to the output of DM 5 , a source of 7 compensation current (ICT), the output of which Wow connected to the input of the MOD 2, and two inputs - respectively to the second / output PG 3 and the output of block 6 DRP, block 6 DRP, contains a switch 8, are connected in series between the input of the block DPT 6 and one of the inputs of the switch 8 of the first inverter 9, latch 10 level (FU) and node 11 of sampling and storage (VHR), and sequentially switching on between the input of a 6-liter FPU block with another input of the second FU 12 switchboard and FHG 13, and the output of the switch is the output of the 6 FPU block, the combined control inputs of the first 4 FU 10, UVH 11 and switch 8 are connected to the control input of the unit 6 and PSA, and the second output of PG 3 and through the second inverter H - to the combined second inputs of the control FS 12 and 13. Usili7el SHA operates in the following manner. With an abrupt increase in the signal source resistance to a certain high value at the input of MOD 2, a periodically pulsating drift zero appears, the voltage superimposed on the input voltage and caused by the action of the input residual current. At the same time, the ripple and the output voltage are applied at. this pulsation amplitude exceeds the pulsation amplitude at the input to the gain of the TFT once. The sum of the ripple and output constant voltage is applied to the input of block 6 of the VFD. With a delay of half the ripple period, a constant voltage appears at the output of block 6 of the VFD and at the input of ICT 7, the value of which is exactly equal to the span of the pulse, i.e. the difference in the limit values of the pulsations observed at the moments of alternation of the voltage half-periods at the second output of the PG 3. The magnitude of the pulsations may have different polarities, depending on the polarity of the input residual current. The polarity of the amplitude of the pulsation, and hence the polarity of the DC voltage at the input of the ICT 7, is established by applying the voltage to the control input of the unit 6 of the VFD. The compensation current at the ICT output 7 supplied to the input of MOD 2 is proportional to the constant voltage at the first input of the tubing 7. Simultaneously, the value of this current is periodically manipulated by applying voltage from the second output of PG 3 to the second input of ICT 7. This current periodically takes two values, and more current is supplied to the high-frequency half-periods of the modulation frequency. At the output of block 6, there is a voltage signal formed from alternating constant voltage signals, and the value of one constant voltage is equal to the sweep of the pulsations at the input of block 6 of the ducting capacitors, 5 and the other of the pulsation with the opposite sign, besides the voltage signal mentioned is delayed relative to the pulsation by half a period .. The phase relations in the feedback loop are chosen such that the pulsating input residual current of the modulator 2 is almost completely compensated by the pulsating compensation current ICT 7. Thus, a significant decrease in the UPT zero drift occurs when it is operated with high-resistance signal sources. Thus, in the proposed UFT, a significant decrease in the time drift of zero and mail is reached, a hundredfold decrease in temperature drift of zero (i-0.005 with a signal source resistance up to 100 MΩ. Claim 1. Amplifier of direct current containing series-connected input filter low frequencies, modulator, ac current amplifier, demodulator, as well as a control generator, the first output of which is connected to the control inputs of the modulator and demodulator, and a compensation current source, the output of which It is connected to the modulator input, and the first control input is connected to the second OUTPUT of the control generator, making it possible to increase the accuracy by reducing the drift zero by introducing a pulsation detection unit whose input is connected to the output of the demodulator and the output to the second the control input of the compensation current source, and the control input to the second output of the control generator. 2i A dc amplifier according to claim I, characterized in that the ripple detection unit consists AND connected in series between its input and one it from the switch inputs of the first inverter, latch and sampling and storage unit, as well as connected in series between its input and the other switch input of the second level latch and the sampling and storage node, the switch output being the output of the pulsation detection unit, the combined control inputs of the first latch level, the sample and storage unit and the switch are connected to the control input of the ripple detection unit, and through the second inverter to the combined control inputs, the second level lock and nodes La sampling and storage. Sources of information taken into account in the examination i. USSR Author's Certificate No. 5982J, class H 03 F 3/38, 197, (prototype).