SU964988A1 - Active harmonic corrector - Google Patents

Description

(54) АДАПТИВНЫЙ ГАРМОНИЧЕСКИЙКОРРЕКТОР(54) ADAPTIVE HARMONIC CORRECTOR

Изобретение относитс  к технике св зи и,может быть использовано дл  приема сообщений в каналах с межсимвольной интерференцией.The invention relates to a communication technique and can be used to receive messages in channels with intersymbol interference.

Известен адаптивный гармонический корректор, содержащий п объединенных по входу цепей, кажда  из которых состоит из последовательно соединенных перемножител , интегратора и блока регулировани , а также линию задержки с отводами, последовательно соединенные накапливающий сумматор, пороговый блок и первый блок сравнени  , выход которого подключен к входам перемножителей, другой вход блока сравнени  соединен с выходом накапливающего сумматора и входом порогового детектора, а вход накапливающего сумматора соединен с выходами блоков регулировани  1.An adaptive harmonic equalizer is known, containing p input circuits, each of which consists of a series-connected multiplier, an integrator, and a control unit, as well as a delay line with taps, a series accumulator, a threshold unit, and a first comparison unit, the output of which is connected to the inputs multipliers, the other input of the comparison unit is connected to the output of the accumulating adder and the input of the threshold detector, and the input of the accumulating adder is connected to the outputs of the units bobbing 1.

Однако данный корректор обладает низким качеством коррекции при изменении пам ти канала.However, this corrector has a low correction quality when the channel memory changes.

Цель изобретени  - повышение точности коррекции.The purpose of the invention is to improve the accuracy of the correction.

Цель достигаетс  тем, что в адаптивный гармонический корректор, содержащий п ое ъединенных по входу цепей , кажда  из которых состоит из последовательно соединенных перемножител , интегратора и блока регулировани , а также линию задержки с отводами, последовательно соединенные накапливающий сумматор, пороговый блок и первый блок сравнени , выход которого подключен к входам перемножителей, другой вход блока сравнени  соединен с выходом накапливающего сумматора и входом порого10 вого детектора, а вход накапливающего сумматора соединен с выходами блоков регулировани , введены в К 1Ждой цепи элемент совпадени , а также последовательно соединенные The goal is achieved by the fact that an adaptive harmonic equalizer containing nth input-connected circuits, each of which consists of a series-connected multiplier, an integrator and an adjustment unit, as well as a delay line with taps, a series-connected accumulator, a threshold unit and the first comparison unit , the output of which is connected to the inputs of the multipliers, another input of the comparison unit is connected to the output of the accumulating adder and the input of the 10th detector, and the input of the accumulating adder with n outputs control units incorporated in K 1Zhdoy coincidence circuit element and connected in series

15 блок задержки, второй блок сравнени , блок управлени  и блок элементов совпадени , выходы которого соединены с соответствующими отводами линии задержки, отводы которой 15, a delay unit, a second comparison unit, a control unit and a unit of coincidence elements, the outputs of which are connected to the corresponding taps of the delay line, whose taps

20 через элементы совпадени  соединены с другими входами блоков регулировани  и перемножителей, выход блока управлени  подключен к другим входам элементов совпадени , выход 20 through the matching elements connected to other inputs of the control unit and multiplier, the output of the control unit is connected to other inputs of the matching elements, the output

25 первого блока сравнени  подключен к входу блока задержкц к другому входу второго блока сравнени .25 of the first comparison unit is connected to the input of the delay unit to another input of the second comparison unit.

На чертеже изображена структурна  схема предлагаемого адаптивного The drawing shows a structural diagram of the proposed adaptive

30 Гармонического корректора. .30 Harmonic corrector. .

Адаптивный г Е онический корректор содержит последовательно соединенные линию 1 задержки с отводами, входы которых подключены через блок элементов совпадени  2 ко входу устройства , а каждый отвод линии задержки 1 с отводами подключён через соответствующие элементы совпадени  3, блок регулировани  4 к одному из входов накапливающего сумматора 5, а через элементы совпадени  3 и последовательно соединенные перемножители 6 и интеграторы 7 - ко второму входу блока регулировани  4, выход накапливаиощего сумматора 5 подключен соответственно к входам порогового детектора 8, порогового блока 9 и к первому входу .первого блока сравнени  10, второй вход которого подключен к.выходу порогового блока 9, а выход - ко второму входу /каждого из переключателей б, к входу блока задержки 11 и ко второму входу второго блока сравнени  12, первый вход которого подсоединен к выходу блока задержки 11, а выход ко входу блока 13 управлени , выходы которого подключены к соответствующим входам каждого элемента совпадени  3 и ко входам блока элементов совпадени  2,Adaptive corrector contains serially connected delay line 1 with taps, the inputs of which are connected through a block of matching elements 2 to the device input, and each tap of the delay line 1 with taps is connected through matching elements 3, the control unit 4 to one of the inputs of the accumulating adder 5, and through the elements of coincidence 3 and the series-connected multipliers 6 and integrators 7 to the second input of the control unit 4, the output of the accumulator and the adder 5 is connected respectively to the threshold detector 8, the threshold block 9 and to the first input of the first comparison block 10, the second input of which is connected to the output of the threshold block 9, and the output to the second input of each switch b, to the input of the delay block 11 and the second input the second comparison unit 12, the first input of which is connected to the output of the delay unit 11, and the output to the input of the control unit 13, the outputs of which are connected to the corresponding inputs of each match element 3 and to the inputs of the match element block 2,

Устройство работает следующим образом.The device works as follows.

В начальный момент под действием управл ющих сигналов блока 13 управлени  открыты только элементы совпадени  3 и элементы блока- элементов совпадени  2. Входной сигнал через элемент блока совпадени  2 поступает на вход линии 1 задержки с отводами , а с отводов линий 1 1 задержанные сигналы через открытые элементы совпадени  3. , Зд и 3подаютс  на соответствующие блоки регулировани  4, с выходов которых сигналы поступают на входы накапливающего сумматора 5. Скорректированный сигнал с выхода накапливающего сумматора 5 поступает на вход порогового детектора 8, с выхода которого сигнал оценки идет к потребителю . Одновременно скорректированный сигнал с выхода накапливающего сумматора 5 поступает на первый вход первого блока сравнени  10 и на вход порогового блока 9, в котором формируетс  сигнал оценки, который подаетс  на второй вход первого блока 10 сравнени . Первый блок 10 сравнени  на основании сигнала оценки и скорректированного сигнала формирует сигнал ошибки, если разность между сигналом оценки и скорректированным сигналом больше некоторой пороговой величины, который поступает на вторые входы всех перемножителей б, на первйе входы которых подаютс  сигналы с отводовAt the initial moment, under the action of the control signals of the control unit 13, only elements of match 3 and elements of block-match 2 are opened. The input signal through the element of block of match 2 is fed to the input of delay line 1 with taps, and from line taps 1 1 delayed signals through open elements of coincidence 3., back and 3 are fed to the corresponding control units 4, from the outputs of which the signals are fed to the inputs of accumulating adder 5. The corrected signal from the output of accumulating adder 5 is fed to the input of thresholds second detector 8, the output of which evaluation signal goes to the consumer. At the same time, the corrected signal from the output of accumulating adder 5 is fed to the first input of the first comparison unit 10 and to the input of the threshold unit 9, in which an evaluation signal is generated, which is fed to the second input of the first comparison unit 10. The first comparison unit 10, on the basis of the evaluation signal and the corrected signal, generates an error signal if the difference between the evaluation signal and the corrected signal is greater than a certain threshold value that is fed to the second inputs of all multipliers b, on the first inputs of which are signals from taps

соответствующих линий 1 задержки с отводами через элементы совпадени corresponding delay lines 1 with taps through the matching elements

3.Так как первоначально открыты только три элемента совпадени  3, Зд и 3, то сигналы с отводов линии задержки 1 поступают только на три средних перемножител  б, в которых происходит умножение сигнала ошибки на сигнал соответствующего отвода линии задержки 1. С выхода перемножителей б результат умножени  подаес  на входы соответствующих интеграторов 7, которые выполн ют функцию усреднени  и измен ют весовые коэффициенты блоков регулировани  4 С выхода блока 10 сигнал ошибки поступает также на вход блока задерки 11 на один символ и на второй вход второго блока сравнени  12. С выхода блока задержки 11 сигнал ошики подаетс  на первый вход второго блока сравнени  12, в которой происх одит сравнение .сигнала ошибки предыдущего такта с сигналом ошибки последующего такта. Если величина ошибки последующего такта меньше величины ошибки предыдущего такта,3. Since only three elements 3, Back and 3 are initially open, the signals from the taps of delay line 1 are received only by three middle multipliers b, in which the error signal is multiplied by the signal of the corresponding tap of delay line 1. From the output of multipliers b, the result multiplying the inputs to the inputs of the respective integrators 7, which perform the averaging function and change the weights of the adjustment blocks 4 From the output of the block 10, the error signal also goes to the input of the deceleration block 11 by one symbol and to the second in the second comparison block 12 is output. From the output of the delay block 11, an error signal is applied to the first input of the second comparison block 12, in which the comparison of the error of the previous cycle with the signal of the subsequent cycle occurs. If the error value of the subsequent clock is less than the error value of the previous clock,

то блок 13 управлени  не выдает сигналы на изменение состо ни  устройства и процесс коррекции продолжаетс  за счет изменени  весовых коэффициентов блоков регулировани then the control unit 13 does not generate signals for changing the state of the device and the correction process continues by changing the weights of the control units

4.Если же ошибка не уменьшаетс ,4.If the error does not decrease,

то блок 13 выдает управл ющие сигналы , которые открывают элементы блок элементов совпадени  2 и элементы совпадени  3,3,3 ,ЗоЗ-,, т.е. число отводов линий 1 задержки с отводами увеличиваетс . Если разность между скорректированными сигналом и сигналом оценки меньше некоторой пороговой величины, то первый блок 10 сравнени  не формирует сигнал ошибки, в результате чего во втором блоке сравнени  12 не происходит сравнени  сигналов ошибки предыдущего и последующего тактов, и блок 13 выдает управл ющие сигналы на сокращение числа линий 1 задержки, кроме начального состо ни .then block 13 generates control signals that open the elements of the block of elements of coincidence 2 and the elements of coincidence of 3.3.3, Z3, i.e. the number of taps of delay lines 1 with taps is increasing. If the difference between the corrected signal and the evaluation signal is less than a certain threshold value, then the first comparison block 10 does not generate an error signal, as a result of which the error signals of the previous and subsequent cycles are not compared in the second comparison block 12, and the block 13 gives control signals for reduction the number of delay lines 1, except the initial state.

Таким образом изменение числа отводов линии 1 задержки позвол ет повысить качество коррекции при изменении пам ти канала. Предложенный адаптивный гармонический корректор обеспечивает повышение точности коррекции.Thus, a change in the number of taps of the delay line 1 makes it possible to improve the quality of correction when the channel memory changes. The proposed adaptive harmonic corrector provides improved accuracy of correction.

Claims (1)

1. Авторское свидетельство СССР 656221, кл. Н 04 В 3/04, 19781. USSR author's certificate 656221, cl. H 04 B 3/04, 1978 (прототип) ... (prototype) ...