SU963121A1 - Test structure for checking dimensions deviation of integrated circuit elements - Google Patents

Test structure for checking dimensions deviation of integrated circuit elements Download PDF

Info

Publication number
SU963121A1
SU963121A1 SU803229838A SU3229838A SU963121A1 SU 963121 A1 SU963121 A1 SU 963121A1 SU 803229838 A SU803229838 A SU 803229838A SU 3229838 A SU3229838 A SU 3229838A SU 963121 A1 SU963121 A1 SU 963121A1
Authority
SU
USSR - Soviet Union
Prior art keywords
rectangular
thin
elements
test structure
dimensions
Prior art date
Application number
SU803229838A
Other languages
Russian (ru)
Inventor
Владислав Федорович Устинов
Original Assignee
Предприятие П/Я Р-6429
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6429 filed Critical Предприятие П/Я Р-6429
Priority to SU803229838A priority Critical patent/SU963121A1/en
Application granted granted Critical
Publication of SU963121A1 publication Critical patent/SU963121A1/en

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

(5) ТЕСТОВАЯ СТРУКТУРА ДЛЯ КОНТРОЛЯ ОТКЛОНЕНИЙ РАЗМЕРОВ ЭЛЕМЕНТОВ (5) TEST STRUCTURE FOR MONITORING DEVELOPMENT DIMENSIONS OF ELEMENTS

1 one

-Изобретение относитс  к электронной технике, в частности к вопросам контрол  отклонений размеров элементов интегральных схем в услови х производства .- The invention relates to electronic equipment, in particular to the issues of controlling deviations of the sizes of elements of integrated circuits in production conditions.

Интегральные схемы изготавливают на подложке методами послойной фотолитографии с применением маски или фотошаблона, на котором все элементы имеют строго определенные размеры.Полученные элементы, как правило, имеют отклонени  размеров от размеров фотошаблона, например попричине бокового растрава под край маски. Грубую доводку размеров элементов под номинал выполн ют, задава  на фотошаблоне припуски на сторону (границу) элемента, учитывающие типичную величину отклонений размеров. Однако на практике может иметь место существенное отклонение размеров от номинала до 0,.5 мкм на сторону по причине разброса параметров технологичесИНТЕГРАЛЬНЫХ СХЕМIntegrated circuits are fabricated on a substrate by layer-by-layer photolithography using a mask or a photomask, on which all elements have strictly defined dimensions. The elements obtained, as a rule, have a size deviation from the photomask size, for example, a side raster under the edge of the mask. The coarse adjustment of the sizes of the elements under the nominal is performed by setting on the photomask the allowances for the side (boundary) of the element, taking into account the typical size deviations of dimensions. However, in practice, there may be a significant deviation of sizes from nominal to 0, .5 microns per side due to the variation of parameters of technological INTEGRAL SCHEMES.

КОГО процесса фотолитографии, опреде л емого разбросом в свойствах материалов , в толщинах примен емых покрытий , условий экспонировани , травлени  и т.д. Роль таких отклонений особенно заметна дл  элементов малых размеров. Все это требует тщательного контрол  отклонений размеров элементов в процессе изготовлени  приборов .WHAT of the photolithography process, determined by the variation in the properties of materials, in the thicknesses of the coatings used, the conditions of exposure, etching, etc. The role of such deviations is especially noticeable for elements of small sizes. All this requires careful control of the deviations of the dimensions of elements in the process of manufacturing devices.

10ten

Известна тестова  структура дл  контрол  размеров элементов интегральных схем, содержаща  подложку с рас-, положенными на ее поверхности литографическими сло ми, в которых выпол15 нены пр моугольные элементы с контрог пируемыми размерами по их границам 1р.A known test structure for controlling the size of elements of integrated circuits, comprising a substrate with lithographic layers arranged on its surface, in which rectangular elements with counter-supported dimensions along their boundaries 1p are made.

Claims (2)

Размеры элементов и их отклонени  определ ют путем последовательного визуального совмещени  сторон эле20 мента с координатным визиром окул ра микрометра. Однако в результате того, что наблюдаема  гра.ница травлени  эле (мента имеет сложный профиль с разными отражающими свойствами на его участках, достоверность такого контрол  недостаточно-высока, а сам визу альный способ контрол  отклонений размеров  вл етс  как малопроизводи тельным, так и недостаточно информативным , поскольку отсчет размеров по визуальной картине не позвол ет определ ть размеры в зависимости от электрофизических свойств используемых слоев и элементов, что  вл етс  определ ющим дл  обеспечени  высокого качества элементов интегральных схем. Наиболее близк им к предлагаемому  вл етс  тестова  структура дл  конт рол  отклонений размеров элементов интегральных схем, содержаща  подлож ку с расположенными на ее поверхност литографическими сло ми, в которых выполнены два тонкопленочных резистора в виде пр моугольных элементов с контактными площадками на концах, причем пр моугльные элементы имеют одинаковую длину, и разную ширину 2 К недостаткам этой тестовой crpyK туры следует отнести невысокую достоверность результатов контрол , об словленную тем, что измерени  нос т индивидуальный характер, а также то, что с помощью известной тестовой структуры можно контролировать тольк резистивные слои,, что существенно ог раничивает область ее применени . Цель изобретени  - повышение дост верности контрол  и расширение облас ти применени .тестовой структуры. Поставленна  цель достигаетс  теМ что в тестовой структуре дл  контрол  отклонений размеров элементов интегральных схем, содержащей подложку с расположенными на ее поверхности литографическими сло ми, в которых выполнены тонкопленочные резисторы в виде пр моугольных .элементов с коАтактными площадками на концах, а пр  моугольных элементах каждого тонкопленочного резистора сформированы пр моугольные области одинаковой длины с удельным сопротивлением, отличным от удельного сопротивлени  ма териала тонкопленочных резисторов, причем один из тонкопленомных резисторов по отношению к другому имеет одинаковую суммарную ширину пр моугольных областей, но разное их количество , а по отношению к каждому из остальных тонкопленочных резисторов имеет одинковое количество, НО разную суммарную ширину пр моугольных областей. Кроме того, что пр моугольные области с большим удельным сопротивлением , чем у материала тонкопленочных резисторов, ориентированы вдоль их прЬдоль ной оси симметрии. А пр моугольные области с меньшим удельным сопротивлением, чем у материала тонкопленочных оезисторов, ориентированы поперек их продольной оси симметрии. На фиг. 1 и 2 изображены варианты предлагаемой тестовой структуры, имеющие пр моугольные области с меньшим и большим, чем у материала тонкопленочных резисторов удельными сопротивлени ми , вид сверху; на фиг.З разрез А-А на фиг. 1; на фиг. k разрез Б-Б на фиг. 2; на фиг. 5 и 6 графические зависимости сопротивлени  тонкопленочного резистора от сумМариой ширины пр моугольных областей. Тестова  структура содержит: окисленную поверхность 1 кремниевой подложки 2, тонкоплеиочные резисторы 3 6, пр моугольный элемент 7 из поликристаллического кремни , пр моугольные окна 8 в диэлектрическом слое 9, проводники 10, контактные площадки 11, пр моугольные области 12 с меньшим , чем у резисторов удельным со противлением. Пример применени  тестовой структуры (тс), имеющей пр моугольные области с меньшим, чем у материала тонкопленочных резисторов удельным сопротивлением (фиг. 1 и 3). На окисленную поверхность 1 полу проводниковой подложки 2 нанесены литографические слои, в которых выполнены тонкопленочные резисторы 3-6. Каждый из них представл ет собой пр |моугольный элемент 7 из поликристаллического кремни , к которому сверху через пр моугольные окна 8 в диэлектрическом слое 9 контактируют проводники 10 и контактн1з1е площадки 11 из аллюмини . В результате в пр моугольных элементах 7 образуютс  пр моугольные области 12 с меньшим, чем у материала резисторов 3-6 удельным .сопротивлением. Причем длины этих областей равны между собой, а ширина и количество св заны следующим образом ng п,, П4, . :n4-d4 n5d5 n6-d6, 5 , где Пц - количество пр моугольных о ластей К-ого резистора; dj - ширина пр моугольных облас тей К-ого резистора. Сопротивление каждого тонкоплено iHoro резистора R, зависит от суммар ной ширины пр моугольных областей Оц d,- Пц. Измер   R ц через контактные площадки 11, наносим соотве ствующие точки на график (фиг. 5). Если размеры каждой пр моугольной области изменились на 2дх (гделх ,уход размеров на сторону), то разни ца в сопротивлени х резисторов и , 4R RS - 4(2 будет соответствовать приращение суммарной ширины Ad 2дх(п4 - 3 Определив ad из графической зави симости (фиг. 5), можно вычислить среднее отклонение размеров дх по|лосок на одну сторону по формуле ЛХ „, VW 2(г - . Описанна  тестова  структура пО казывает возможность контрол  геоме рических размеров элементов с грани цами в-диэлектрическом слое, расположенных на провод щем слое, например межслойных контактов. При этом величина 4х характеризует отклонение границы сло  диэлектрика, вызванное увеличением размеров межслойных контактов в форме полосок, что существенно расшир ет область Се применени . Пример тестовой структуры, имеющей пр моугольные области с меньшим чем у материала тонкопленочных резис торов сопротивлением (фиг. 2 и Ц). На окисленной поверхности 1 подложки 2 нанесены литографические слои, в которых выполнены тонкопленочные резисторы . Каждый из представл ет собой пр моугольный элемент 7 из поликристаллического кремни , к которому через пр моуголь ные окна 8. в диэлектрическом слое 9 контактируют контактные площади 11 из алюмини . Кроме того, в пр моугол ных элементах 7 вытравлены пр моугольные области 12 одинаковой длины но разной ширины dj, d, dg, d и количества п, п, ng, п, которые также св заны между собой выражением (1). . Величина дх отклонени  размеров элементов на сторону также опреде14 л етс  из графика (фиг. 6) и формулы (i). Предлагаема  тестова  структура показывает возможность контрол  отклонений геометрических размеров элементов на основе провод щих слоев, формируемых на диэлектрическом основании (подложке). Предлагаема  ТС позвол ет повысить достоверность контрол  размеров элементов за счет применени  большого числа тонкопленочных резисторов и Пр моугольных областей, что значительно сокращает вли ние на результаты контрол  случайных факторов. Кроме того, она позвол ет контролировать отклонени  размеров не только провод щих , но и диэлектрических слоев, .что расшир ет ее область применени . Така  тестова  структура одинаково пригодна дл  работы с негативным и позитивным фоторезистом, с темным и светлым рабочим полем полосок на фотошаблоне в зависимости от примен емой технологии формировани  диэлектрических и провод щих слоев. Таким образом, предлагаема  TG  вл етс  удобным инструментом дл  оценки качества проведени  операций фотолитографи и операций нанесени  слоев, формирующих элементы интегральных схем. Формула изобретени  1, Тестова  структура дл  контрол  отклонений размеров элементЪв инТегральных схем, содержаща  подложку с расположенными на ее поверхности литографическими сло ми, в которых выПолнены тонкопленочные резисторы в виде пр моугольных элементов с контактными площадками на концах, отличающа с  тем, что, с целью повышени  достоверности контрол  и расширени  области применени  тестовой структуры, в пр моугольных элементах каждого тонкопленочного резистора сформированы пр моугольные области одинаковой длины с удельным сопротивлением, отличным от удельноroi сопротивлени  материала тонкопленочных резисторов причем один из тонкопленочных резисторов по отношению к другому имеет одинаковую суммарную ширину пр моугольных областей, но разное их количество, а по отношению к каждому из остальных тонко7963 пленочных резисторов имеет одинаковое количество, но разную суммарную ширину пр моугольных областей. 2.Тестова  структура по п. 1, отличающа с  тем, что пр / оугольные области с большим удельным сопротивлением, чем у материала тонкопленочных резисторов, ориентированы вдоль их продольной оси симметрии. 3.Тестова  структура по п. 1, {Отличающа с  тем, что пр моугольные области с кеньшим удель18 ным сопротивлением, чем у материала тонкопленочных резисторов, орцентированы поперек их продольной оси симметрии , Источники информации, прин тые во внимание при экспертизе 1.Введение в фотолитографию. Под :ред. В.П. Лаврищева. М., Энерги , 1977, с. 106. The dimensions of the elements and their deviations are determined by successive visual alignment of the sides of the element with the coordinate viewfinder of the ocular micrometer. However, as a result of the fact that the observed etching of the element is difficult (the profile has a complex profile with different reflective properties in its areas), the reliability of this control is not sufficiently high, and the visual method of controlling the size deviations is both inefficient and not informative. Since the reading of the sizes according to the visual picture does not allow to determine the sizes depending on the electrophysical properties of the layers and elements used, which is decisive for ensuring high quality of this integrated circuit elements. The closest to the proposed one is a test structure for controlling the deviations of the dimensions of integrated circuit elements, containing a substrate with lithographic layers located on its surface, in which two thin-film resistors are made in the form of rectangular elements with contact pads , and the straight angle elements have the same length, and different widths. 2 The disadvantages of this test crpyK tour should include the low reliability of the control results, related to that the measurements are of an individual nature, as well as the fact that using a known test structure, only resistive layers can be controlled, which significantly limits the scope of its application. The purpose of the invention is to increase the reliability of the control and expand the scope of application of the test structure. The goal is achieved in the test structure to control the deviations of the dimensions of the elements of integrated circuits containing a substrate with lithographic layers arranged on its surface in which thin-film resistors are made in the form of rectangular elements with contact pads at the ends, and rectangular elements of each thin-film resistor are formed rectangular areas of the same length with a specific resistance different from that of the material of thin-film resistors, with tonkoplenomnyh it one of the resistors with respect to the other has the same total width of rectangular areas, their number but different, and with respect to each of the other thin-film resistors has odinkovye number but different total widths of rectangular regions. In addition, the rectangular regions with a higher specific resistance than that of the material of thin film resistors are oriented along their longitudinal axis of symmetry. The rectangular areas with a lower specific resistance than that of the material of thin-film oisistors are oriented transversely to their longitudinal axis of symmetry. FIG. Figures 1 and 2 depict variants of the proposed test structure, which have rectangular regions with a smaller and larger resistivity than the material of thin-film resistors, viewed from above; in FIG. 3, section A-A in FIG. one; in fig. k section bb in fig. 2; in fig. 5 and 6 are graphical dependences of the resistance of the thin film resistor on the sum of the widths of rectangular regions. The test structure contains: oxidized surface 1 of silicon substrate 2, thin-film resistors 3 6, rectangular element 7 made of polycrystalline silicon, rectangular windows 8 in the dielectric layer 9, conductors 10, contact pads 11, rectangular areas 12 with smaller than those of resistors specific with resistance. An example of the application of the test structure (TF), which has rectangular regions with a smaller than the resistivity of the material of thin-film resistors (Fig. 1 and 3). On the oxidized surface 1 of the semiconductor substrate 2, lithographic layers are deposited, in which thin-film resistors 3-6 are made. Each of them is a rectangular element 7 of polycrystalline silicon, to which the conductors 10 and the contact pads of aluminum 11 are in contact through the rectangular windows 8 in the dielectric layer 9. As a result, in rectangular elements 7, rectangular regions 12 are formed with a resistivity smaller than that of the material of the resistors 3-6. Moreover, the lengths of these regions are equal to each other, and the width and number are connected as follows: ng n, P4,. : n4-d4 n5d5 n6-d6, 5, where pc is the number of rectangular fields of the k-th resistor; dj is the width of the rectangular region of the Kth resistor. The resistance of each thin-current iHoro resistor R depends on the total width of rectangular regions Oc d, - Pc. Measure R c through the contact pads 11, put the corresponding points on the graph (Fig. 5). If the dimensions of each rectangular area changed by 2dx (Gd, the dimensions go to the side), then the difference in the resistances of the resistors and, 4R RS - 4 (2 will correspond to the increment of the total width Ad 2dx (n4 - 3) Determining ad from the graphical dependence (Fig. 5), it is possible to calculate the average deviation of the dimensions dx for one side of the gloss using the formula LHV, VW 2 (g -. The described test structure suggests the ability to control the geometric dimensions of elements with boundaries in the dielectric layer located on conductive layer, for example, interlayer In this case, the 4x value characterizes the deviation of the boundary of the dielectric layer caused by an increase in the dimensions of interlayer contacts in the form of strips, which significantly expands the Ce region of application.An example of a test structure that has rectangular regions with less resistance than thin-film resistor material (Fig. 2 and C). On the oxidized surface 1 of the substrate 2, lithographic layers are deposited in which thin-film resistors are made. Each of these is a rectangular element 7 made of polycrystalline silicon, to which contact areas 11 made of aluminum contact through rectangular windows 8. in the dielectric layer 9. In addition, rectangular areas 12 of the same length but of different widths dj, d, dg, d and the quantities n, n, ng, n, which are also interconnected by expression (1), are etched in the rectangular elements 7. . The magnitude dx of the deviation of the dimensions of the elements per side is also determined from the graph (Fig. 6) and formula (i). The proposed test structure shows the ability to control the deviations of the geometric dimensions of elements based on conductive layers formed on a dielectric base (substrate). The proposed TC allows to increase the reliability of control over the size of the elements due to the use of a large number of thin-film resistors and rectangular regions, which significantly reduces the effect on the control results of random factors. In addition, it allows one to control the deviations of the dimensions of not only conductive, but also dielectric layers, which expands its scope. Such a test structure is equally suitable for working with a negative and positive photoresist, with a dark and bright working field of strips on a photo pattern, depending on the technology used to form the dielectric and conductive layers. Thus, the proposed TG is a convenient tool for assessing the quality of the photolithography operations and the deposition operations of the layers that form the elements of integrated circuits. Claim 1, A test structure for controlling the deviations of the dimensions of elements in integral circuits, comprising a substrate with lithographic layers arranged on its surface in which thin-film resistors in the form of rectangular elements with contact pads at the ends are made, in order to increase reliability of control and expansion of the field of application of the test structure; rectangular areas of equal length with specific dimensions are formed in the rectangular elements of each thin film resistor a resistance different from the material resistance of the material of thin-film resistors, with one of the thin-film resistors having the same total width of the rectangular areas, but a different number of them, and the same number but different total width of the other 6363 film resistors rectangular areas. 2. The test structure according to claim 1, characterized in that the pr / ogonal regions with greater resistivity than the material of the thin film resistors are oriented along their longitudinal axis of symmetry. 3. The test structure according to claim 1, {characterized in that the rectangular areas with a lower specific resistance than that of the thin film resistors are centered across their longitudinal axis of symmetry. Sources of information taken into account in the examination 1. Introduction photolithography. Under: Ed. V.P. Lavrishcheva. M., Energie, 1977, p. 106 2.Патент США № , кл. 32V6t, 1976 (прототип).2. US Patent No., cl. 32V6t, 1976 (prototype).
SU803229838A 1980-12-30 1980-12-30 Test structure for checking dimensions deviation of integrated circuit elements SU963121A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803229838A SU963121A1 (en) 1980-12-30 1980-12-30 Test structure for checking dimensions deviation of integrated circuit elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803229838A SU963121A1 (en) 1980-12-30 1980-12-30 Test structure for checking dimensions deviation of integrated circuit elements

Publications (1)

Publication Number Publication Date
SU963121A1 true SU963121A1 (en) 1982-09-30

Family

ID=20936408

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803229838A SU963121A1 (en) 1980-12-30 1980-12-30 Test structure for checking dimensions deviation of integrated circuit elements

Country Status (1)

Country Link
SU (1) SU963121A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU181107U1 (en) * 2018-03-22 2018-07-04 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" TEST ELEMENT FOR QUALITY CONTROL OF PLANARIZATION
RU182547U1 (en) * 2018-02-06 2018-08-22 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" TEST ELEMENT FOR OPERATIONAL QUALITY CONTROL OF PLANARIZATION
RU2806408C1 (en) * 2023-05-12 2023-10-31 Акционерное общество "Сатурн" (АО "Сатурн") Device for monitoring overall dimensions of glass plates of photocells

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU182547U1 (en) * 2018-02-06 2018-08-22 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" TEST ELEMENT FOR OPERATIONAL QUALITY CONTROL OF PLANARIZATION
RU181107U1 (en) * 2018-03-22 2018-07-04 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" TEST ELEMENT FOR QUALITY CONTROL OF PLANARIZATION
RU2806408C1 (en) * 2023-05-12 2023-10-31 Акционерное общество "Сатурн" (АО "Сатурн") Device for monitoring overall dimensions of glass plates of photocells

Similar Documents

Publication Publication Date Title
US4516071A (en) Split-cross-bridge resistor for testing for proper fabrication of integrated circuits
US5898478A (en) Method of using a test reticle to optimize alignment of integrated circuit process layers
US4918377A (en) Integrated circuit reliability testing
KR930020564A (en) Evaluation device for semiconductor manufacturing device and evaluation method thereof
GB2394832A (en) A method for compensating for topographic variations
US4100486A (en) Monitor for semiconductor diffusion operations
US5552718A (en) Electrical test structure and method for space and line measurement
US4437760A (en) Reusable electrical overlay measurement circuit and process
US4782288A (en) Method for evaluating processing parameters in the manufacture of semiconductor devices
EP0924758A2 (en) Method and apparatus for quantifying proximity effect by measuring device performance
US5044750A (en) Method for checking lithography critical dimensions
US7924408B2 (en) Temperature effects on overlay accuracy
EP0080619B1 (en) Method for determining photomask alignment
US6429667B1 (en) Electrically testable process window monitor for lithographic processing
SU963121A1 (en) Test structure for checking dimensions deviation of integrated circuit elements
US4871962A (en) Method for measuring the size of vias
US5543633A (en) Process and structure for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process
US4566192A (en) Critical dimension measurement structure
US6235437B1 (en) Multi-segment global alignment mark
RU2208256C2 (en) Method for manufacturing thin-film resistor
AU4496200A (en) Self-compensated ceramic strain gage for use at high temperatures
RU2374710C1 (en) Method of making thin-film resistor
RU2791082C1 (en) Method for producing thin-film platinum thermistors on a dielectric substrate and a thermistor device (options)
JP3146816B2 (en) Electronic component manufacturing method
Smith et al. Comparison of optical and electrical measurement techniques for CD metrology on alternating aperture phase-shifting masks