SU962989A1 - Computing device - Google Patents

Description

Изобретение относитс  к аналоговой вычислительной технике и может быть использовано в аналоговых вычислительных машинах и устройствах.The invention relates to analog computing and can be used in analog computing machines and devices.

Известны вычитающие устройства, содержащие суммирующий усилитель Ci JНедостатком известных устройств  вл етс  сравнительно невысока  точность , обусловленна  смещением нулевого уровн  операционного усилител .Subtractive devices are known which have a summing amplifier Ci. A disadvantage of the known devices is the relatively low accuracy due to the zero offset of the operational amplifier.

Наиболее близким к предлагаемо по технической сущности  вл етс  вычитающее -устройство , сбдержг щее две резйстивные суммирующие цепи, перва  из которых подключена выходом к инвертирующему входу операционного усилител , в цепь отрицательной обрат .ной св зи которого включен масштабный резистор 2j.Closest to the proposed technical entity is a subtracting device that holds two resistive summing circuits, the first of which is connected to the inverting input of an operational amplifier, the large-scale resistor 2j is included in the negative feedback circuit.

/ Недостатком данного устройства дв- л етс  недостаточно высока  точность работы.The disadvantage of this device is that the accuracy of the work is not high enough.

Цель .изобретени  - повьапение точности работы устройства..The purpose of the invention is to improve the accuracy of the device.

Поставленна  цель достигаетс  тем, что устройство дополнительно содержит два суммирующих резистора, четыре ключа, два мйогопозиционных переключател , блок пам ти и дополнительный операционный усилитель, в цепь отрицательной обратной св зи которого подключен второй масштабный резистор, неинвертирующий вход операционного усилител  соединен с выходом второй резистивной суммирующей цепи, а выход через последовательно соединенные первый ключ,блок The goal is achieved by the fact that the device additionally contains two summing resistors, four keys, two myop switch, a memory unit and an additional operational amplifier, in the negative feedback circuit of which the second scale resistor is connected, the noninverting input of the operational amplifier is connected to the output of the second resistive summation circuit, and the output through the serially connected first key, block

10 пам ти и второй ключ подк.шочен к неинвертирующему и через соединенные последовательно третий ключ и первый суммирующий резистор к инвертирующему входам основного операционного 10 memory and the second key is connected to the non-inverting one and through the third key connected in series and the first summing resistor to the inverting inputs of the main operating

15 усилител , подключенного выходом через последовательно соединенные четвертый ключ и второй суммирующий резистор к инвертирующему входу дополнительного операционного усилител , 15 amplifier connected to the output through a fourth switch connected in series and a second summing resistor to the inverting input of an additional operational amplifier,

20 входы резистивных суммирующих цепей соответственно через первый и второй многопозиционные переключатели подключены ко входам сложени  и вычитани  устройства, управл ющие входы 20 inputs of resistive summing circuits, respectively, through the first and second multi-position switches are connected to the addition and subtraction inputs of the device that controls the inputs

25 первого и четвертого ключей и первого многопозиционного переключател  соединены с суммирующим управл ющим входом устройства, а управл ющие входы второго и третьего ключей и 25 of the first and fourth keys and the first multi-position switch are connected to the summing control input of the device, and the control inputs of the second and third keys and

Claims (2)

30 второго многопозиционного переключател  - с вычитающим управл ющим входом. Яа чертеже приведена схема устрой ства. Устройство содержит ключи 1-4,мно гопозиционные переключатели 5 и 6, входы 7 и 8, к которым подключены входы переключателей 5 и б, опера ционный усилитель 9, неинвертирующий Bxo4j которого подключен к выходу ключа 2, а выход соединен со входом ключа 4, суммирующую цепь 10, входы которой подключены к выходам переклю ( чател  б, суммирующий резистор 11, включенный между выходом ключа 3 и инвертирующим входом усилител  9,.резистивную параллельную суммирующую цепь 12, входы которой, соединены с выходами переключател  5, дополнительный операционный усилитель 13 с масштабным резистором в цепи отри цательНой обратной св зи, неинверти рующий вход которого соединен ,с выходом сумми.рующей цепи 12, а выход со входами ключей 1 и 3, суммирующий резистор 14, включенный между и вертирующим входом усилител , 13 и вы ходом ключа 4, блок 15 пам ти, вклю ченный между выходом ключа 1 и вход ключа 2, вычитающий управл ющий вхо 16, соединенный с управл ющими вхсэд ми ключей 2 и 3 и переключател  6, суммирующий управл ющий вход 17, со диненный с управл ющими входами.клю чей 1 и 4 и переключател  5. Устройство работает следующим об разом, При поступлении сигнала на сумми рующий управл ющий вход 17 входы 7 подключаютс  ко входам резистивной параллельной суммирующей цепи 12,вх суммирующего резистора 14 подключаетс  к выходу усилител  9, а выход дополнительного усилител  13 - ко входу блока- 15 пам ти, соответствен но через ключи. 4 и 1 и переключатель 5. В это врем  ключ 2 разомкнут , а входы суммирующей цепи 10 и суммирующего резистора 11 через ключ.3 и переключатель б подключены к нулевой шине. При этом на выходе резистивной параллельной цепи 12 по вл етс  результирующее напр жение ид, которое поступает ла неинвертирук1щий вход усилител  13, на котором происходит алгебраическое суммирование с напр жением смещени  нулевого уровн  усилител  9. Результирующее напр жение, равное алгебраической сумме напр жени  U и напр жений смещений нулевых уровней усилителей 9 и 13, фиксируетс  на блоке 15 пам ти-. По окончании сигнала на управл ющем входе 17 клю 1 выключаетс , входы суммирующей цепи 12 и суммирующего резистора 14 через,ключи 3 и переключатель 5 под ключаютс  к нулевой шине., блок 15 пам ти переходит в режим Хранение, а при поступлении управл ющего сигнала на вычитающий управл ющий вход 16 входы 3 подключаютс  через переключатель 6 ко входам суммирующей цепи 10, суммирующий резистор 11 через ключ 3 подключаетс  к выходу усилител  13, блок 15 пам ти через ключ 2 подключаетс  к усилителю 9. При этом на входы усилител  9 поступают напр жени  со входов 8, напр жение смещени  нулевого уровн  усилител  13v а также напр жение с выхода блока 15 пам ти.. Так как в блоке 15 .пам ти зафиксировано результирующее напр жение со входов 7 в фазе, то на усилителе 9 происходит вычитание результирующих напр жений со входов 7 и 8, которые могут быть разнесены во времени. Максимальное врем  разноса вычитающихс  напр жений определ етс  параметрами разр дной цепи блока пам ти.Одновременно на усилителе 9 происходит компенсаци  смещений нулевых уровщей усилителей 9 и 13, .так как смещение нулевого уровн  усилител  9 в блоке 15 Пам ти .фиксируетс  в противофазе и подаемс  на неинвертирующий вход усилител  9, смещение же нулевого уровн  усилител  13 предварительно фиксируетс  в блоке 15 пам ти в фазе, а затем поступает на инвертирующий вход усилител  9. Таким образом, на усилителе 9 происходит вычитание сигналов, разнесенных во времени, с компенсацией смещений нулевых уровней операционных усилителей. В отличии от известных устройств предлагаемое устройство обладает повышенной ТОЧНОСТЬЮ;за счет компенсации смещенийнулевых уровней усилителей и позвол ет производить вычитание сигналов, разнесенных во времени. Экономический эффект от использовани  изобретени  .обусловлен его техническими особенност ми, приведенными выше. Формула изобретени  Вычитающее устройство, содержащее две резистивные суммирующие цепи, перва  из которых подключена выходом к инвертирующему входу операционного усилител , в цепь отрицательной обратной св зи которого включен первый масштабный ре:зистор, а выход операционного усилител   вл етс  выходом устройства, отличающеес  тем, что, с целью повышени  точности работы устройства, оно содержит два суммирующих резистора, четыре ключа, два многопозиционных переключател , блок пам ти и дополнительный операционный усилитель, в цепь отрицательной обратной св зи которого включен второй масштабный резистор, неинвертирующий вход операционного усилител  соединен с выходом второй резистивной суммирующей цепи, а выход через последовательно соединенные первый ключ, блок пам ти и второй ключ подключен к неинвертирующему и через последовательно соединенные третий ключ и первый суммиру ющий резистор к инвертирующему входам основного операционного усилите л , подключенного выходом через последовательно соединенные четвертый ключ и второй суммирующий резистор к инвертирующему входу дополнительного операционного усилител , входы резистивных суммирующих цепей соответственно через первый и второй многопозиционные переключателипод96 ключены ко входам сложени  и вычитани  устройства, управл ющие входы первого и четвертого ключей и первого многопрзиционного переключател  соединены со входом управлени  суммированием устройства, а управл ющие входы второго и третьего ключей и второго многопозиционного переключател  - с входом управлени  вычитанием . Источники информации, прин тые во внимание при экспертизе 1.Смолов В.Б. Аналоговые вычислительные машины. М., Высша  школа, 1972, с. 146. 30 of the second multi-position switch - with a subtracting control input. The drawing shows a diagram of the device. The device contains keys 1–4, multiplex switches 5 and 6, inputs 7 and 8, to which the inputs of switches 5 and b are connected, operational amplifier 9, the non-inverting Bxo4j of which is connected to the output of key 2, and the output is connected to the input of key 4, the summing circuit 10, the inputs of which are connected to the outputs of the switch (chalet b, summing resistor 11 connected between the output of the key 3 and the inverting input of the amplifier 9,. a resistive parallel summing circuit 12, the inputs of which are connected to the outputs of the switch 5, an additional operational amplifier 13 with a large-scale resistor in the negative feedback circuit, the non-inverting input of which is connected to the output of the summed circuit 12, and the output to the inputs of switches 1 and 3, the summing resistor 14 connected between and the rotating input of the amplifier, 13 and the output key 4, memory block 15 included between key 1 output and key 2 input, subtracting control input 16, connected to control inputs of keys 2 and 3, and switch 6, summing control input 17, connected to control inputs inputs. whose 1 and 4 and switch 5. The device operates as follows In this case, when a signal arrives at the summing control input 17, inputs 7 are connected to the inputs of a resistive parallel summing circuit 12, the input of summing resistor 14 is connected to the output of amplifier 9, and the output of additional amplifier 13 to the input of memory block 15, respectively through the keys. 4 and 1 and switch 5. At this time, key 2 is open, and the inputs of summing circuit 10 and summing resistor 11 are connected via key 3 and switch b to the zero bus. In this case, the output of the resistive parallel circuit 12 causes the resulting voltage id, which is supplied to the non-inverting input of the amplifier 13, which is algebraically summed with the bias voltage of the zero level of the amplifier 9. The resulting voltage equal to the algebraic sum of the voltage U and voltage displacements of zero levels of amplifiers 9 and 13, is fixed on the memory block 15 of the type. At the end of the signal at the control input 17, the key 1 is turned off, the inputs of the summing circuit 12 and the summing resistor 14 through, the keys 3 and the switch 5 are connected to the zero bus., The memory unit 15 goes into the Storage mode, and when the control signal arrives the subtracting control input 16 inputs 3 are connected via switch 6 to the inputs of summing circuit 10, summing resistor 11 through switch 3 is connected to the output of amplifier 13, memory block 15 through switch 2 is connected to amplifier 9. At the same time, inputs to amplifier 9 are supplied from the entrance 8, the voltage of the zero level of the amplifier 13v as well as the voltage from the output of the memory block 15. Since in the block 15 .param the resulting voltage from the inputs 7 is fixed in phase, then the voltage from the amplifier 9 is subtracted from inputs 7 and 8, which can be separated in time. The maximum spacing time of the subtracted voltages is determined by the parameters of the discharge circuit of the memory block. Simultaneously, the amplifier 9 compensates for the displacements of the zero level amplifiers 9 and 13, as the zero offset of the amplifier 9 in the memory block 15 is fixed in antiphase and fed to the non-inverting input of amplifier 9, the zero-level offset of amplifier 13 is preliminarily fixed in memory block 15 in phase, and then fed to the inverting input of amplifier 9. Thus, the signal is subtracted at amplifier 9 s, separated in time, with compensation offsets zero levels of operational amplifiers. In contrast to the known devices, the proposed device has a high ACCURACY, due to the compensation of displacements of zero levels of amplifiers and allows the subtraction of signals separated in time. The economic effect of the use of the invention is due to its technical features as described above. The invention of the Subtractive device containing two resistive summing circuits, the first of which is connected by an output to the inverting input of an operational amplifier, in the negative feedback circuit of which the first large-scale resistor is connected, and the output of the operational amplifier is an output of the device, characterized in that in order to improve the accuracy of the device, it contains two summing resistors, four keys, two multi-position switches, a memory unit and an additional operational amplifier, in a circuit The negative feedback of which includes the second large-scale resistor, the non-inverting input of the operational amplifier is connected to the output of the second resistive summing circuit, and the output through the serially connected first key, memory unit and the second key is connected to the noninverting and serially connected third key and the first summing resistor to the inverting inputs of the main operational amplifiers l connected by the output through the fourth key connected in series and the second summing resistor to the investment to the input of the additional operational amplifier, the inputs of the resistive summing circuits, respectively, through the first and second multi-position switches are connected to the addition and subtraction inputs of the device, the control inputs of the first and fourth keys and the first multi-effect switch are connected to the input of the summation device, and the control inputs of the second and third keys and the second multi-position switch - with the input control subtraction. Sources of information taken into account in the examination 1. Smolov VB Analog computers. M., Higher School, 1972, p. 146. 2.Справочник по аналоговой вычислительной технике. Под ред. Г.Е.Пухова .Киев, Техника ,1975 с. 64, рис, 22е (прототип).2. Handbook of analog computing. Ed. G.Ye.Pukhova .Kiev, Technique, 1975 p. 64, rice, 22e (prototype).