Claims (2)
Импульсы с выхода генератора опор25 ной частоты с .помощью первого счетчика , первого блока сравнени и первого элемента ИЛИ дел тс на коэффициент умножени К, который задаетс по управл ющему входу. С помощью по30 лученных импульсов измер етс период следовани импульсов, -приход щих по сигнальнгму входуг посредством второ го счетчика. Эта информаци sanoNOiHa етс на врем последующего периода в запоминающем устройстве, выход кот рого подключен к первому входу второ го блока сравнени , к второму входу которого подключен выход третьего счетчика, который непрерывно считает импульсы опорной частоты, В каждый момент сравнени импульсы с выхо да второго блока сравнени устанавливают в нулевое состо ние третий счетчик через второй элемент ИЛИ.По лученна на выходе второго элемента ИЛИ последовательность импульсов подсчитываетс и течение периода импульсовi приход щих по сигнальному входу, четвертым счетчиком и сравниваетс с помощью третьего блока сравнени с заданным коэффициентом умножени . Когда число в четвертом счетчике становитс равным коэффициенту умножени на выходе третьего блока сравнени по вл етс сигнал, который опрокидывает триггер, блокиру тем самым прохождение импульсов с выхода второго элемента ИЛИ чере§ элемент И на выход умножител 2. Недостатком этого устройства вл етс то, что коэффициент умножени выходных импульсов не равен заданному коэффициенту умножени в случае потери хот бы одного импуль са по сигнальному входу, из-за чего происходит нарушение временной прив зки при обработке сейсмической информации, т.е. происходит ее иска жение . Цель изобретени - повышение точ ности передачи информации. Поставленна цель достигаетс тем что в устройство, содержащее генера тор опорной частоты, четыре счетчик элемент пам ти, три схемы сравнени два элемента ИЛИ, первый элемент И, первый триггер и первый элемент задержки , причем информационный вход элемента пам ти подключен к выходу первого счетчика, счетный вход кото рого соединен с выходом первой схемы срг1внеии и первым входом первого элемента ИЛИ, выход которого соедине с установочным входом второго счетчика , счетный вход -которого подключен к выходу генератора опорной час тоты и к счетному входутретьего счетчика, а выход - к первому входу первой схемы сравнени , второй вход которой соединен с входом коэффициента устройства, выход элемента пам ти подключен к первому входу второй схемы сравнени , второй вход ко торой соединен с выходом третьего счетчика, а выход - с первым входом второго элемента ИЛИ, выход которого вл етс выходом устройства, а второй вход соединен с выходом первого элемента И, первый вход которого соединен с выходом первого триггера , а второй вход - с информационным входом устройства, вторым входом первого элемента ИЛИ, входом первого элемента задержки, выходом второй схемы сравнени и установочным входом четвертого счетчика, выход которого подключен к первому входу третьей схемы сравнени , выход которой соединен с единичным входом первого триггера; а второй вход - с входом коэффициента устройства, введены второй и третий элементы И, третий, четвертый и п тый элементы ИЛИ, второй , третий и четвертый элементы затдержки , второй и третий -триггеры, причем первый вход второго элемента И, первый вход четвертого и п того элементов ИЛИ, установочный вход второго и третьего триггеров и вход второго элемента задержки подключены к информационному входу устройства, выход элемента задержки подключен к входу установки нул первогчэ триггера , единичный выход которого подключен к второму входу п того элемента ИЛИ и через третий элемент задержки к первому входу третьего элемента И, второй вход которого соединен с выходом второй cxeNfij сравнени , а выход - с входом установки единицы второго триггера, выход которого через четвертый элемент задержки соединен с вторым входом второго элемента И, третий вход которого соединен с третьим входом третьего элемента ИЛИ и с выходом третьего триггера, а выход - с управл ющим входом элемента пам ти, вхдд установки нул которого соединен с управл юашм входом устройства, с входом четвертого элемента ИЛИ, с входом установки единицы третьего триггера, с вторым входом третьего элемента ИЛИ, третий вход которого подключен к выходу первого элемента задержки, а выход - к входу установки нул первого счетчика импульсов , причем выход четвертого элемента ИЛИ соединен с установочным входом третьего счетчика,.а третий вход - с выходом второй схемл сравнени и счетньил входом четвертого счетчика, установочный вход которого соединен с выходом п того элемента ИЛИ, а выход первого элемента И подключен к второму входу второго элемента ИЛИ. , На чертеже приведена блок-схема устройства масштабировани марок времени при обработке сейсмической информации. Устройство содержит счетчики 1-4, генератор 5 опорной частоты, схему 6 сравнени , элемент Ш1И 7, элемент 8 пам ти, cxeifi 9 и 10 сравнени , триггеп 11, элемент 12 задержки, элемент ИЛИ 13, элементы И.14-16, элементы ИЛИ 17,19 триггеры 20 и 21, элементы 22-24 задержки. Устройство работает следующим об разом. .. Импульсы генератора 5 опорной ча стоты подсчитываютс счетчиком 2, выходной код которого непрерывно сравниваетс с заданным коэффициентом К, который вводитс в схему по управл ющему входу 27, Сравнение ос ществл етс блоком 6 сравнени . В м мент, когда текущий код счетчика до стигает значени К, на выходе схемы 6 сравнени формируетс импульс, ко торый через элемент ИЛИ 7 сбрасывает счетчик 2. После сброса процессы в счетчике 2 возобновл ютс . Таким образом, на выходе элемент 6 сравнени формируютс импульсы, частота F 1 которых равна где jj, - частота импульсов генератора опорной частоты; К - коэффициент умножени . Данные импульсы используютс далее в качестве масштабных при измерении периода входных импульсов.Дц фазировани последовательности масштабных импульсов на сброс счетчика через элемент ИЛИ 7 поступают импул сы с входа 25 устройства. Масштабны импульсы с выхода элемента 6 сравнени поступают на счетчика. Сигнал с второго управл ющего входа 28 перед начсшом работы устанавливает элемент 8 пам ти, счетчик через элемент ИЛИ 18 и счетчик 1 через эле мент ИЛИ 17 в нулевое состо ние, а триггер 21 - в единичное.. Сигнал с выхода триггера 21 запрещает прохождение любых сигналов через элемент И 15 и через элемент ИЛИ 17 и удерживает счетчик 1 в нулевом состо нии . Так как в элементе 8 пам ти и в счетчике 3 наход тс одинаковые нулевые коды, то на выходе схемл 9 сравнени имеетс сигнал сравнени , который через элемент ИЛИ 18 удерживает счетчик 3 в нулевом состо нии Первый, пришедший после окончани сигнала по ходу 28, импульс по входу 25 устанавливает в нулевое состо ние через элемент 22 задержки триггер 11 и 20 и 21. На элемент И 15 поступает разрешение с выхода, триггера 20 через элемент 24 задержки и с выхода триггера 21. Счетчик 1 начинает подсчитывать число масштабных импульсрв с схемы 6 сравнени до по влени второго импульса по вхо ду 25. В течение этого периода в элементе 8 пам ти и счетчике 3 хранитс ну лева информаци и на выходе схемы 9 сравнени удерживаетс сигнал сравнени , котор лй поступает через элемент ИЛИ 13 на выход 26. При по влении второго импульса по входу 25 сигнал через элемент И 15 пересылает информацию с выходов счетчика 1 в элемент 8 пам ти. На выходе cxeNM 9 сравнени исчезает сигнал сравнени , удерживающий счетчик 3 через элемент ИЛИ 18 в нулевом состо нии. Счетчик 3 начинает считать импульсы с частотой fgn , Текущий код счетчика 3 непрерывно сравниваетс с числом, хран ь мс в элементе 8 па1ЛЯТИ . В тот момент, когда показание счетчика 3 достигает значени п, хран щегос в элементе 8 пам ти, на выходе cxeNbi 9 сравнени формируетс импульс, который через элемент ИЛИ 18 сбрасывает счетчик 3. После сброса процессы в счетчике возобновл ютс . Таким образом, на выходе схемл 9 сравнени формируетс импульсна последовательность с частотой нальном входе 25 устройства масштабировани марок времени при обработке сейсмической информации; F .- частота импульсов на выходе блока б сравнени . Дл фазировани этой последовательности на сброс счетчика 3 через элемент ИЛИ 18 и на сброс счетчика 1 через элемент 12 задержки и элемент ИЛИ 17 поступают импульсы с сигнального входа 25. . Полученна на выходе cxeNbi 9 сравнени импульсна последовательность .поступает через элемент ИЛИ 13 на выход 26 устройства и на вход счетчика 4, котос дй устанавливаетс в нулевое состо ние импульсами с.входа 25 через элемент ИЛИ 19. Текущий код счетчика 4 непрерывно сравниваетс с заданным коэффициентом, который вводитс в схему устройства по первому управл ющему входу 27. Сравнение осуществл етс схемой 10 сравнени , сигнал На выходе которой по вл етс в тот момент, когда число импульсов с частотой F2 К-Р достигает заданного числа К. Сигнал сравнени с выхода схемы 10 сравнени устанавливает триггер 11 в единичное состо ние. Сигнал с нулевого выхода триггера 11 блокирует прохождение импульсов с входа 25 .через элементы И 14, ИЛИ 13 на выход 26 устройства Сигнал с единичного выхода триггера 11 через элемент ИЛИ 19 сбрасыв ает в нулевое состо ние счетчик 4 и чере элемент 23 задержки подает разрешение на элемент И 16, на второй вход которого поступают импульсы с выход cxeNbJ 9 сравнени . Если по входу 25 поступает после довательность импульсов с приблизительно одинаковым периодом следовани , то каждый приход щий импульс сбрасывает триггер 11 в нулевое состо ние и импульсы с выхода cxeNta 9 сравнени не проход т через элемент И 16 на вхрд триггера 20. С приходом каждого импульса по входу 25 цикл повтор етс . В случае пропадани отдельного импульса (К+1)-й импульс с выхода схемы 9 сравнени через элемент И 1 устанавлив.ает триггер 20 в единичное состо ние. Сигнал с выхода триг гера 20 через элемент 24 задержки поступает на вход элемента И 15, запреща перенос заведомо ложной ин формации свыхода счетчика 1 в элемент 8 пам ти,где остаетс информа ци о предыдущем периоде, в соответ ствии с которой на выходе схемы 9 сравнени продолжает формироватьс последовательность импульсов с частотой F The pulses from the output of the reference frequency generator with the help of the first counter, the first comparison unit and the first OR element are divided by the multiplication factor K, which is given by the control input. With the aid of 30 received pulses, the period of the following pulses is measured, which are related to the signal input by means of a second counter. This information is sanoNOiHa for the time of the subsequent period in the storage device, the output of which is connected to the first input of the second comparator unit, to the second input of which the output of the third counter is connected, which continuously counts the reference frequency pulses. At each instant of comparison, the pulses from the output of the second block the third counter is set to the zero state via the second OR element. The pulse sequence received at the output of the second OR element is counted and the current of the period of the pulses arriving in si to the rotary input, the fourth counter and is compared using a third comparison unit with a predetermined multiplication factor. When the number in the fourth counter becomes equal to the multiplication factor at the output of the third comparator unit, a signal appears that trips the trigger, thereby blocking the passage of pulses from the output of the second element OR through the AND element to the multiplier 2. The disadvantage of this device is that the multiplication factor of the output pulses is not equal to the specified multiplication factor in the case of the loss of at least one pulse at the signal input, due to which the time lock is violated when processing seismic information, ie its distortion occurs. The purpose of the invention is to improve the accuracy of information transfer. The goal is achieved by the fact that the device containing the reference frequency generator, four counter memory element, three comparison circuits, two OR elements, the first AND element, the first trigger and the first delay element, the information input of the memory element connected to the output of the first counter, the counting input of which is connected to the output of the first circuit and the first input of the first OR element, the output of which is connected to the installation input of the second counter, the counting input of which is connected to the generator output of the reference frequency and even enter the third counter, and the output goes to the first input of the first comparison circuit, the second input of which is connected to the input of the device coefficient, the output of the memory element is connected to the first input of the second comparison circuit, the second input of which is connected to the output of the third counter, and the output to the first the input of the second OR element, the output of which is the output of the device, and the second input is connected to the output of the first AND element, the first input of which is connected to the output of the first trigger and the second input to the information input of the device, the second input th element of the first OR input of the first delay element, the output of the second comparing circuit and the adjusting input of the fourth counter, whose output is connected to a first input of a third comparison circuit, whose output is connected to a single input of the first flip-flop; and the second input - with the input of the device coefficient, the second and third elements AND, the third, fourth and fifth elements OR, the second, third and fourth elements of delay, the second and third triggers, the first input of the second element And, the first input of the fourth and The 5th OR elements, the setup input of the second and third triggers and the input of the second delay element are connected to the information input of the device, the output of the delay element is connected to the input of the zero setup of the first trigger, the unit output of which is connected to the second input n of the OR element and through the third delay element to the first input of the third element AND, the second input of which is connected to the output of the second comparison cxeNfij, and the output to the installation input of the unit of the second trigger, the output of which through the fourth delay element is connected to the second input of the second element AND, the third the input of which is connected to the third input of the third OR element and with the output of the third trigger, and the output - to the control input of the memory element, the zero setting of which is connected to the control input of the device, to the fourth electric input OR, with the installation input of the unit of the third trigger, with the second input of the third OR element, the third input of which is connected to the output of the first delay element, and the output to the input of the zero setting of the first pulse counter, and the output of the fourth OR element is connected to the installation input of the third counter, .a third input - with the output of the second comparison circuit and the equivalent input of the fourth counter, the installation input of which is connected to the output of the fifth OR element, and the output of the first AND element is connected to the second input of the second OR element. The drawing shows a block diagram of a device for scaling time stamps in the processing of seismic information. The device contains counters 1-4, reference frequency generator 5, comparison circuit 6, element ШИИ 7, memory element 8, cxeifi 9 and comparison 10, trigger 11, delay element 12, element OR 13, elements И.14-16, elements OR 17,19 triggers 20 and 21, delay elements 22-24. The device works as follows. .. The pulses of the reference frequency generator 5 are counted by a counter 2, the output code of which is continuously compared with a predetermined coefficient K, which is entered into the circuit via control input 27, Comparison is implemented by comparison unit 6. At the moment when the current counter code reaches the value K, a pulse is generated at the output of the comparison circuit 6, which, through the OR element 7, resets the counter 2. After the reset, the processes in the counter 2 are resumed. Thus, at the output of the comparison element 6, pulses are formed, the frequency F 1 of which is equal to where jj, is the frequency of the pulses of the reference frequency generator; K - multiplication factor. These pulses are used further as scaling when measuring the period of the input pulses. The phasing of the sequence of scale pulses at the counter reset through the element OR 7 receives impulses from the input 25 of the device. Scale pulses from the output of the reference element 6 are fed to the counter. The signal from the second control input 28 before starting the operation sets the memory element 8, the counter through the OR element 18 and the counter 1 through the OR element 17 to the zero state, and the trigger 21 - to the single one. The signal from the trigger 21 output prevents any signals through the element AND 15 and through the element OR 17 and keeps counter 1 in the zero state. Since in the memory element 8 and in the counter 3 there are identical zero codes, the output of the comparison circuit 9 contains a comparison signal which, through the OR element 18, keeps the counter 3 in the zero state. First, the pulse input 25 sets the zero state through delay element 22 to trigger 11 and 20 and 21. Element 15 also receives a resolution from the output, trigger 20 through delay element 24 and from trigger output 21. Counter 1 starts counting the number of large-scale pulses from circuit 6 comparison before the appearance the second pulse at input 25. During this period, the memory element 8 and the counter 3 store the zero information and at the output of the comparison circuit 9 the comparison signal is held, which is fed through the OR element 13 to the output 26. When the second pulse appears, To input 25, the signal through element 15 transfers information from the outputs of counter 1 to memory element 8. At the comparison output cxeNM 9, the comparison signal disappears, keeping counter 3 through the element OR 18 in the zero state. Counter 3 begins counting pulses with a frequency fgn. Current counter code 3 is continuously compared with the number stored in ms in item 8 PERSONAL. At that moment, when the reading of the counter 3 reaches the value n, stored in the memory element 8, a pulse is generated at the output of cxeNbi 9 of the comparison, which, through the element OR 18, resets the counter 3. After the reset, the processes in the counter are resumed. Thus, at the output of the comparison circuit 9, a pulse sequence is formed with the frequency of the input 25 of the time stamping device of the seismic data processing; F. Is the frequency of the pulses at the output of the b-comparison block. For phasing this sequence, the reset of the counter 3 through the OR element 18 and the reset of the counter 1 through the delay element 12 and the OR element 17 receives pulses from the signal input 25.. The resulting pulse sequence cxeNbi 9 comes through the element OR 13 to the output 26 of the device and to the input of the counter 4, which is set to zero state by the pulses from the input 25 through the element OR 19. The current code of the counter 4 is continuously compared with the specified factor which is entered into the circuit of the device at the first control input 27. Comparison is carried out by comparison circuit 10, the signal at the output of which appears at the moment when the number of pulses from the frequency F2 K-P reaches a predetermined number K. avneni output from the comparing circuit 10 sets the trigger 11 at a single state. The signal from the zero output of the trigger 11 blocks the passage of pulses from the input 25 through the elements AND 14, OR 13 to the output 26 of the device. The signal from the single output of the trigger 11 through the element OR 19 resets the zero state to the zero state 4 and the delay element 23 supplies the permission to element 16, the second input of which receives pulses from the output cxeNbJ 9 of the comparison. If a sequence of pulses with approximately the same follow-up period arrives at input 25, then each incoming pulse resets trigger 11 to the zero state and pulses from the output of cxeNta 9 comparison do not pass through AND 16 element to trigger trigger 20. With the arrival of each pulse to input 25, the cycle is repeated. In the case of the disappearance of a separate impulse (K + 1) -th impulse from the output of the comparison circuit 9 through the element I 1, the trigger 20 is set to one state. The signal from the output of trigger 20 through the delay element 24 is fed to the input of element 15, prohibiting the transfer of deliberately false information from the output of counter 1 to memory element 8, where there is information about the previous period, in accordance with which the output of circuit 9 pulse train continues to form with frequency F
2.. По вление следующего импульса по входу 25 не вызывает переноса инфор мации с выхода счетчика 1 в элемент 8 пам ти, так как запрещающий сигна с выхода триггера 20 снимаетс с «хода элемента. И 15 с временной задержкой , обусловленной элементом 24 задержки, а счетчик 1 устанавливает в нулевое состо ние и начинает измерение новрго периода. И только с приходом следующего импульса по сигнальному входу 25 информаци с выходов счетчика 1 пересылаетс в элемент 8 пам ти. Допустимое положительйое прираще ние длительности последующего измер емого периода относительно предыдущего можно выразить следующими со отношени ми . где Т - длительность периода бХ предыдущего сигнального иг-етульса; К - коэффициент умножени или . , т т + дт где Т - длительность периода последующего сигнального импульса . Счетчик 3 фазируетс каждым сигнальным импульсом, следовательно, при исчезновении даже нескольких импульсов указанные соотношени выполн ютс в отношении последнего и послелу. иего правильно измеренных периодов. Эффектиёность ф1спользовани устройства резко возрастает при исследовании редких, неповтор ющихс сейсмических процессов, при обработке записей сейсмологической информации с помощью комплекса автономного ввода сейсмической информации на накопитель на магнитной ленте. Формула изобретени Устройство дл масштабировани марок времени при обработке сейсмической информации,- содержащее генератор опорной частоты, четыре счетчика , элемент пам ти, три схемы сравнени , два элемента ИЛИ, первый элемент И, первый триггер и первый элемент задержки, причем информационный вход элемента пам ти подключен к выходу первого счетчика, счетный вход которого.соединен с выходом первой схемы сравнени и первым входом первого элемента ИЛИ, выход которого соединен с установочным входом второго счетчика, счетный вход которого подключен к выходу генератора опор- . ной частоты и к счетному входу третьего счетчика, а выход - к первому входу первой схемы сравнени , второй вход которой соединен с входом коэффициента устройства, выход элемента пам ти подключен к первому входу второй схемы сравнени , второй вход которой соединен с выходом третьего счетчика, а выход - с первым входом второгоэлемента ИЛИ, выход которого вл етс выходом устройства, а второй вход соединен с выходом первого элемента И, первый вход которого соединен с выходом первого триггера, а в,торой- вход - с информационным входом устройства, вторым входом первого , элемента ИЛИ, входом первого элемента задержки, выходом второй схемл сравнени и установочным входом четвертого счетчика, выход которого подключен к первому входу третьей схемл сравнени , выход которой соединен с единичным входом первого триггера, а второй вход - с входом коэффициента устройства, отличающеес тем, что, с целью повышени точности, в него введены второй и третий элементы И, третий, четвертый и п тый элементы ИЛИ, второй, третий и четвертый элементы задержки и второй и третий триггеры, причем первый вход второго элемента И, первый вход четвертого и п того элементов ИЛИ, установочный вход второго и третьего триггеров и вход второго элемента задержки под2 .. The occurrence of the next pulse at input 25 does not cause the transfer of information from the output of counter 1 to memory element 8, since the inhibit signal from the output of trigger 20 is removed from the element's stroke. And 15 with a time delay due to delay element 24, and counter 1 sets it to the zero state and starts measuring the current period. And only with the arrival of the next pulse, the signal input 25 transfers information from the outputs of counter 1 to memory element 8. The permissible positive increment of the duration of the subsequent measured period relative to the previous one can be expressed in the following terms. where T is the duration of the period bH of the previous signal igetuls; K - multiplication factor or. , t t + dt where T is the duration of the period of the subsequent signal pulse. The counter 3 is phased with each signal pulse, therefore, with the disappearance of even a few pulses, the indicated ratios are fulfilled with respect to the last and the last. and its properly measured periods. The effectiveness of device use increases dramatically when studying rare, non-repeating seismic processes, while processing records of seismological information using a complex of autonomous input of seismic information to a tape drive. Apparatus of the Invention A device for scaling time marks in seismic data processing, comprising a reference frequency generator, four counters, a memory element, three comparison circuits, two OR elements, the first And element, the first trigger and the first delay element, the information element of the memory element connected to the output of the first counter, the counting input of which is connected to the output of the first comparison circuit and the first input of the first OR element, the output of which is connected to the installation input of the second counter, counting input orogo opor- connected to the output of the generator. frequency to the counting input of the third counter, and the output to the first input of the first comparison circuit, the second input of which is connected to the input of the device coefficient, the output of the memory element is connected to the first input of the second comparison circuit, the second input of which is connected to the output of the third counter, and the output is to the first input of the second OR element, the output of which is the output of the device, and the second input is connected to the output of the first element AND, the first input of which is connected to the output of the first trigger, and, the second input, to the information input of the device tva, the second input of the first OR element, the input of the first delay element, the output of the second comparison circuit and the installation input of the fourth counter, the output of which is connected to the first input of the third comparison circuit, the output of which is connected to the single input of the first trigger, and the second input to the coefficient input Devices characterized in that, in order to improve accuracy, the second and third elements AND, the third, fourth and fifth elements of OR, the second, third and fourth delay elements and the second and third triggers are introduced into it, the first input of the second element And the first input of the fourth and fifth elements OR, the installation input of the second and third triggers and the input of the second delay element under