SU955205A1 - Устройство дл электрического программировани блоков посто нной пам ти - Google Patents
Устройство дл электрического программировани блоков посто нной пам ти Download PDFInfo
- Publication number
- SU955205A1 SU955205A1 SU813229910A SU3229910A SU955205A1 SU 955205 A1 SU955205 A1 SU 955205A1 SU 813229910 A SU813229910 A SU 813229910A SU 3229910 A SU3229910 A SU 3229910A SU 955205 A1 SU955205 A1 SU 955205A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- control
- block
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Description
Изобретение относитс к запоминающим устройствам и может быгь использовано дл автоматического занесени информации в полупроводниковое запоминающее устройство путем пережигани плавких перемычек и контрол занесенной информации. Известно устройство дл электричес кого программировани блоков посто нной пам ти, содержащее схемы выбора соответствующего адреса слова (линии слова) и соответствующего бита информации (адреса перемычки) и генератор тока, выход которого подсоедин етс к выбранной перемычке 1. Недостатками этого устройства вл ютс низкие быстродействие и надежность . Из известных устройств наиболее близким техническим решением к предлагаемому вл етс устройство дл электрического программировани блоко посто нной пам ти, содержащее операти ное запоминающее устройство (ОЗУ) емкостью 4096 12-разр дных слов, дл хранени управл ющей .программы и таблицы истинности, в соответствии с которой производитс занесение информации ,, соответствующее (эквивалент) эталонному блоку ПЗУ, блок автоматического задани адресов, схему сравнени , схему формировани командных сигналов дл пережигани , блок пуСкаостанова и синхронизации, измеритель статических параметров, содержащий программируемые источники напр жени и тока и испытательный пульт дл подключени программируемой схемы к разр дным ключам и к адресным цеп м, блоки ввода-вывода и сопр жени .2. Недостатками этого устройства вл ютс его сложность и невозможность автоматического задани длительности воздействи пережигающего импульса в зависимости от необходимого времени пережигани перемычки, что снижает его быстродействие и надежность. Цель изобретени - повышение надежности и быстродействи устройства. Поставленна цель достигаетс тем, что в устройство дл электрического программировани блоков посто нной пам ти, содержащее блок выбора разр дов , регистр адреса, формирователь импульсов, формирователь управл ющих импульсов, разр дные ключи, блок задани эталонов, первую схему сравнени и блок местного управлени , выход которого подключен к счетному блока выбора разр дов, первый рчход которого соединен со счетным входом региотра адреса, одни из выходов ко торого подключены к входам блока зад ни эталонов, первый управл ющий вх блока местного управлени подключен к управл ющим входам формировател и дульсов тока и разр дных ключей, од . из входов которого соединены соотве ственно с вторым выходом блока выбор разр дов с выходами блока задани эталонов и одними из вхолов первой схемы сравнени и с выходом формировател импульсов тока, вход которого подключен к первому выходу формировател управл ющих импульсов, одни из выходов регистра адреса и другие входы и выходы разр дных ключей вл ютс соответственно адресными выхо дами, разр дными входами и выходами устройства, введены датчик длительности импульсов тока, элемент И-ИЛИ и ключ, первый :выход которого подклю чен к шине нулевогопотенциала,- вход к второму выходу формировател управ л ющих импульсов, а второй выход к управл ющему входу формировател импульсов, один из входов элемента И-ИЛИ соединен с выходом блока выбора разр дов и одним из датчика длительности импульсов тока, другие входы которого подключены к другим входам первой схемы сравнени и другим выходам разр дных ключей, другие входы элемента И-ИЛИ соединены с выходами блока задани эталонов а выход подключен к первому входу формировател управл ющих импульсов второй вход и третий -выход которого соединены соответственно с выходом и с первым управл ющим входом датчика длительности импульсов тока, второй управл ющий вход которого вл етс входом опорного напр жени устройства , выход первой схемы сравнени подключен к.второму управл ющему входу блока местного управлени , установочный вход которого соединен с другим выходом регистра адреса. Блокместного управлени содержит Триггеры, элемент ИЛИ-НЕ, элементы И, элементы НЕ и элемент задержки, причем выход элемента ИЛИ-НЕ подключен к входу первого элемента НЕ, выход которого соединен с первым входом первого элемента И и входами сбро са первого и второго-триггеров, второй вход первого элемента И подключей к выходу второго элемента НЕ и входу блокировки второго триггера, Которого соединен с входом блокировки Третьего триггера, вход сброса КОТОРОГО подключен к выходу первого элемента И, а счетный вход к счетному входу второГо триггера и выходу третьего элемента НЕ, вход которого соединен с первым входом второго элемента. И, второй вход и выход которого подключены соответ- i СТВ8НН-О к выходу первого триггера и первому входу первого элемента И-НЕ, второй вход i oToporo соединен с выходом третьего триггера, а выход - с входом элемента задержки, счетным входом четвертого триггера и входом четвертого элемента НЕ, выход которого подключен к первому входу второго элемента И-НЕ, второй вход которого соединен с выходом четвертого триггера, первый вход третьего элемента И-НЕ подключен к выходу элемента задержки, а выход - к первому входу элемента ИЛИ-НЕ, второй вход которого соединен с входом сброса четвертого триггера и вл етс входом сброса блока, входом Пуск которого вл етс установочный вход первого триггера, третий и четвертый входы элемента ИЛИ-НЕ и вход второго элементс1 НЕ вл ютс соответственно установочным и управл ющими входами блока, второй вход третьего элемента И-НЕ, вход третьего элемента НЕ и выход второго элемента И-НЕ вл ютс соответственно входом разрешени останова , тактовым входом и выходом блока. На фиг. 1 приведена функциональна схема предлагаемого устройства; на фиг. 2 и 3 - функциональные схемы наиболее предпочтительных вариантов выполнени блока местного управлени и датчика длительности импульсов тока соответственно. Устройство содержит (фиг. 1) блок 1 местного управлени , блок ,2 выбора разр дов, регистр 3 адреса, формирователь 4 импульсов тока, разр дные ключи 5, блок б посто нной пам ти, в который заноситс информаци , формирователь 7 управл ющих импульсов, элемент И-ИЛИ 8, блок 9 задани эталонов, первую схему 10 сравнени , датчик 11 длительности импульсов тока и ключ 12. На фиг. 1 обозначены вход 13 опорного напр жени устройства, установочный вход 14, вход 15 тактовых импульсов, выход 16, первый 17 и второй 18 управл ющие входы блока Местного управлени . При этом блок местного управлени содержит (фиг. 2) элемент ИЛИ-НЕ 19, первый 20, второй 21, тргтий 22 и четвертый 23 элементы НЕ, первый 24, второй 25 и третий 26 элементы И-НЕ, первый триггер 27, первый ,28 и второй 29 элементы И элемент 30 задержки с выходом 31, второй 32, третий 33 и четвертый 34 триггеры. На фиг, 2 обозначены входы Пуск 35, сброса 36 и разрешени останова 37 блока. Датчик длительности импульсов тока предназначен дл контрол времени, в течение которого происходит полное пережигание плавких перемычек, и содержит (фиг. 3) делитель 38 напр жени , вторую схему 39 сравнени , первую 40 и вторую 41 группы элементов И по числу контролируемых разр дов блока посто нной пам ти и элемент ИЛИ 42, На фиг. 3 обозначен третий вход 43 датчика, предназначенный дл сигнала стробировани .
Устройство работает в двух режима занесени информации и контрол .
Режим занесени информации. По команде Пуск блок 1 (фиг. 1) вырабатывает .командный сигнал, синхронный с тактовой частотой, поступающей на вход 15 (фиг. 1. и фиг. 2). Первый командный сигнал не проходит на вход блока. 2 (фиг. 1), что соответствует сохранению исходного состо ни . Код из блока 2 дешифруетс и поступает на входы ключей 5 элемента И-ИЛИ 8 и датчика 11. Наличие сигнала на первом выходе блока 2 соответствует выбору соответствующего разр да блока б пам ти. На входы элемента И-ИЛИ 8 поступают сигналы с выходов блока 9. Совпадение сигналов в элементе И-ИЛИ 8 поступающих с выходов блока 2 и блока 9, соответствует наличию информации и указанию на пережигание перемычки в блоке б пам ти. По команде на выходе 31 блока 1 (фиг. 2), поступак цей на один из входов элемента И-ИЛИ 8 (фиг. 1) , на его выходе по вл етс сигнал, запускающий формирователь 7, который формирует сигнал дл запуска формировател 4 и управл ющий сигнал, который через ключ 12 поступает на вход 17 блока 1 и управл ющие входы формировател 4 и ключей 5. Сигнал на входе 17 (фиг. 1) запрещает выработку командных сигналов на врем пережигани перемычки. Сигналы на управл ющих входах ключей 5 и формировател 4 разрешают прохождение импульса тока на вход блока б пам ти. Коды с выходов блока 2 и блока 9 поступают на ключи 5 и управл ют выбором необходимого разр да блока 6. Одновременно с посылкой импульса тока через ключи 5 на вход блока производитс .контроль напр жени пережигани , которое увеличиваетс по мере пережигани перемычки . При разрыве перемычки напр жение пережигани достигает максимальной величины.
Датчик ll производит контроль этого напр жени и при достижении напр5тасени опорного уровн , задаваемого по входу 13, и наличии стробирующего импульса на входе 43 (фиг. 3) выдает сигнгш, который запускает формирователь 4 (фиг. 1), сигнал которого ограничивает по времени командным сигналом с первого выхода формировател 7, длительность которого определ етс длительностью времени пережигани перемычки. На втором выходе формировател 7 управл ющий сигнал присутствует в течение времени, необходимого дл пережигани перемычки и охлаждени схемы. На этом цикл пережигани перемычки оканчиваетс . Снимаетс запрещающий потенциал с первого управл ющего входа 17 блока 1 и осуществл етс прив зка к тактовой частоте. Добавл етс единица в блоке
2 (фиг. 1), что соответствует выбору рторого разр да нулевого адреса. Если
во втором разр де блока 9 (фиг. 1) записана единична информаци , то пережигание перемычки производитс
аналогичным образом.
Если записана нулева информаци в блоке 9 по данному разр ду, то отсутствует надобность в пережигании и элемент И-ИЛИ 8 (фиг. 1) не вырабатывает запускающий импульс на своем выходе, и не запрещаетс работа блока 1, который выдает импульс в блок 2, что соответствует выбору следующего адреса разр да, и работа продолжаетс .
В Тех разр дах, где отсутствует информаци дл записи перебор разр дов происходит с тактовой частотой (тактова частота может соответствовать 1 МГц дл элементной базы, например,
серии КМ155, а в тех разр дах где находитс информаци , производитс пережигание с учетом необходимого ми-. нимального времени, которое зависит от технологии изготовлени (размеров
перемычки) и, как правило, имеет 50% разброс.
После перебора; всех разр дов и , адресов с выхода регистра 3 на вход 14 (фиг, 1 выдаетс сигнал, который останавливает работу устройства.
В режиме контрол выхода ключ 12 подключаетс к шине нулевого потенциала . Сигнал по управл ющему входу 17 разрешает опрос с тактовой частотой и блокирует работу формировател
4 и ключей 5. Считанные коды туех разр дов блока ,6 и блока 14 сравниваютс на схеме 10 и йри отсутствии ошибки разрешаетс изменение адреса. При наличии ошибки осуществл етс
останов , результат несовпадени индицируетс (цепи индикации не показаны). После повторного пуска осуществл етс продолжение контрол . По окончании контрол по всем адресам осуществл етс автоматический останов.
Технико-экономические преимьтцества предлагаемого устройства по сравнению с прототипом заключаютс в том, что оно обеспечивает контроль за временем пережигани перемычек в блоках ПОСТОЯННОЙ пам ти при существенном сокращении оборудовани , что повышает его надежность и быстродействие .
Claims (2)
1. Устройство дл электрического программировани блоков посто нной пам ти, содержащее блок выбора разр дов , регистр ещреса, формирователь импульсов тока, формирователь управл ющих импульсов, разр дные ключи, блок задани эталонов, схему сравнени и блок местного управлени , выход которого подключен к счетному входу блока выбора разр дов, первый выход, которого соединен со счетным входом регистра адреса, один из выходов которого подключен к входам блока задани эталонов, первый управл ющий вход блока местного управлени подключен куправл ющим входам формировател импульсов тока и разр дных ключей, одни из входов которого соединены соответственно с вторым выходом блока Еыбора разр дов, с выходами блока задани эталонов и одними из входов схемы сравнени и с выходом формировател импульсов тока, вход которого подключен к первому выходу формировател управл ющих импульсов, одни из выходов регистра адреса и другие входы и выходы разр дных ключей вл ютс соответственно адресными выходами, разр дными входами и выходами устройства , отличающеес тем, что.: с целью позышени надежности и быстродействи устройства, оно содержит датчик длительности импульсов тока, элемент И-ИЛИ и ключ, первый выход которого подключен к шине нулевого потенциала, вход - к второму выходу формировател управл ющих импульсов , а второй выход - к управл ющему входу формировател импульсов тока, один из входов элемента И-ИЛИ соединен с выходом блока выбора разр дов и одним из входов датчика длительности импульсов тока, другие входы которого подключены к другим входам схемы сравнени и другим выходам разр дных ключей, другие входы элемента И-ИЛИ соединены с выходами блока задани эталонов, а выход подключен к первому входу формировател управл ющих импульсов, второй вход и третий выход которого соединены соответственно с выходом и первым управл ющим входом датчика длительности импульсов тока, второй управл ющий вход которого вл етс входом опорного напр жени устройства, выход схемы сравнени подключен к второму управл ющему входу блока местного управлени , установочный вход которого соединен с другим выходом регистра адреса.
2. Устройство по п. 1, отличающеес тем, что блок местного управлени содержит триггеры, элемент ИЛИ-НЕ, элементы И, элементы НЕ и элемент задержки, причем выход элемента ИЛИ-НЕ подключен к входу пеового элемента НЕ, выход которого соединен с первым входом первого элемента И и входами сброса первого и второго триггеров, второй вход первого элемента И подключен к выходу второго элемента КЕ и входу блокировки второго триггера, выход которого соединен с входом блокировки третьего триггера, вход сброса которого подключен к выходу первого элемента И, а счетный вход - к счетному входу второго триггера и выходу третьего элемента НЕ, вход которого соединен с первым входом второго элемента И, второй вход и выход которого подключены соответственно к выходу первого триггера и первому входу первого элемента И-НЕ, второй вход которого соединен с выходом третьего триггера , а выход - с входом элемента задержки , счетным входом четвертого триггера и входом четвертого элемент НЕ, выход которого подключен к первому входу второго элемента И-НЕ, второй вход которого соединен с выходом четвертого триггера, первый вход третьего элемента И-НЕ подключен к выходу элемента задержки, а выход к первому входу элемента ИЛИ-НЕ, второй вход которого соединен с входом сброса четвертого триггера и вл етс входом сброса блока, входом Пуск которого вл етс установочный вход первого триггера, третий и четвертый входы элемента ИЛИ-НЕ и вход второго элемента НЕ вл ютс соответственно установочным и управл ющими входами блока, второй вход третьего элемента И-НЕ, ВХОД третьего элемента НЕ и вьжод второго элемента И-НЕ вл ютс соответственно входом разрешени останова , тактовым входом и выходом блока
Источники информации, прин тые во внимание при экспертизе
1.Соучек Б. Микро-ЭВМ. М., Сов. радио, 1979, с. 59, 60.
2.Л бин В. И. и др. Программирование и контроль ПЗУ. - Электронна промышленность, 1976, № 4-, с. 64-67 ( ПРОТОТИП).
15
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813229910A SU955205A1 (ru) | 1981-01-05 | 1981-01-05 | Устройство дл электрического программировани блоков посто нной пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813229910A SU955205A1 (ru) | 1981-01-05 | 1981-01-05 | Устройство дл электрического программировани блоков посто нной пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU955205A1 true SU955205A1 (ru) | 1982-08-30 |
Family
ID=20936429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813229910A SU955205A1 (ru) | 1981-01-05 | 1981-01-05 | Устройство дл электрического программировани блоков посто нной пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU955205A1 (ru) |
-
1981
- 1981-01-05 SU SU813229910A patent/SU955205A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3470542A (en) | Modular system design | |
SU955205A1 (ru) | Устройство дл электрического программировани блоков посто нной пам ти | |
EP0265098A1 (en) | Data transmission system | |
SU1051585A1 (ru) | Устройство дл контрол полупроводниковой пам ти | |
SU1167585A1 (ru) | Устройство дл программного управлени | |
SU1126930A1 (ru) | Устройство дл последовательного анализа | |
SU1483622A2 (ru) | Коммутатор | |
SU1403097A1 (ru) | Устройство дл контрол полупроводниковой пам ти | |
SU1387044A1 (ru) | Устройство дл контрол блоков посто нной пам ти | |
SU1140065A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU1302220A2 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU1422383A1 (ru) | Селектор импульсов по длительности | |
SU394851A1 (ru) | УСТРОЙСТВО дл УПРАВЛЕНИЯ БУКВЕННО-ЦИФРОВЫЛ! ИНДИКАТОРОМ | |
SU1045388A1 (ru) | Коммутирующее устройство | |
SU943826A1 (ru) | Устройство дл индикации | |
SU1432528A2 (ru) | Устройство дл контрол функционировани логических блоков | |
SU1264182A2 (ru) | Многоканальное устройство дл автоматического контрол микропроцессоров | |
SU495784A1 (ru) | Клавиатура дл ввода данных | |
SU1100584A1 (ru) | Устройство дл контрол печатных плат и электрического монтажа | |
SU1336037A1 (ru) | Устройство дл контрол электрического монтажа | |
SU1183968A1 (ru) | Устройство для контроля логических блоков | |
SU1103198A1 (ru) | Устройство управлени регистром цифрового реле оборотов | |
SU1573457A1 (ru) | Устройство дл формировани тестов | |
SU1462359A1 (ru) | Устройство дл допускового контрол напр жений | |
SU1339460A1 (ru) | Устройство дл автоматического контрол сопротивлени изол ции электрических цепей |