SU949719A1 - Сдвигающее устройство - Google Patents

Сдвигающее устройство Download PDF

Info

Publication number
SU949719A1
SU949719A1 SU813228975A SU3228975A SU949719A1 SU 949719 A1 SU949719 A1 SU 949719A1 SU 813228975 A SU813228975 A SU 813228975A SU 3228975 A SU3228975 A SU 3228975A SU 949719 A1 SU949719 A1 SU 949719A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
elements
counter
Prior art date
Application number
SU813228975A
Other languages
English (en)
Inventor
Анатолий Павлович Кондратьев
Сергей Владимирович Фирсов
Original Assignee
Предприятие П/Я М-5339
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5339 filed Critical Предприятие П/Я М-5339
Priority to SU813228975A priority Critical patent/SU949719A1/ru
Application granted granted Critical
Publication of SU949719A1 publication Critical patent/SU949719A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) СДВИГАЮЩЕЕ УСТРОЙСТВО
Изобретение относитс  к вычислительной технике и может быть использовано в электронных вычислительных машинах малой и средней производительности. Обычно дл  ускорени  команд сдвига в больших машинах используютс  отдельные устройства, содержаш,ие множество цепей сдвига, которые позвол ют выполн ть сдвиг иа любое число разр дов за один цикл работы процессора 1. Недостатки таких устройство - большое количество оборудовани  и неэффективное его использование. С другой стороны в машинах малой и средней производительности команды сдвига обычно вьшолн ютс  не на отдельном блоке, а на оборудовании арифметико-логического устройства, которое дополнительно включает одну-две цепи сдвига 2. Однако в этом случае команды сдвига выполн ютс  значительно медленнее. Наиболее близким по технической сущнЬсти к предлагаемому  вл етс  двоичное арифметико-логическое и сдвигающее устройство , содержащее регистр, мультиплексор , узел задани  количества сдвигов, состо щий , из счетчика и сдвигающего регистра , кольцевой счетчик, состо щий из восьми триггеров со схемами И на входах триггеров и инвертора, причем выходы входного регистра соединены с его входами через одни из входов мультиплексора и  вл ютс  информационными выходами устройства, другие входи мультиплексора  вл ютс  первыми информационными входами устройства, вторые информационные входы устройства соединены с входами счетчика и сдвигающего регистра, управл ющие входы которых , а также мультиплексора соединены с первым и вторым управл ющими входами устройства, третий управл ющий вход устройства подключен к входам сброса в «О счетчика и сдвигающего регистра; один из входов схем И на входе нечетных триггеров кольцевого счетчика соединен пр мо, а схем ИЛИ на входе четных триггеров кольцевого счетчика - через инвертор с синхровходом устройства 3. Недостатком устройства  вл етс  медленное выполнение команд сдвига, так как за один цикл работы процессора может выполнитьс  один сдвиг на один или на четыре разр да. Сдвиг осуществлен путем передачи информации с выходов входого регистра на его входы соответственно ерез первые или вторые входы мультиплекора . Хот  временные параметры мультилексора и входного регистра позвол ют существл ть несколько сдвигов за один цикл работы процессора, организаци  выполнени  нескольких сдвигов за один цикл св зана с определенными трудност ми. Вопервых , необходимо организовать выработку серии из нескольких импульсов, по коорым бы осуществл лс  сдвиг, при этом озникает проблема согласовани  временных параметров схем, участвующих в выолнении команды сдвига. Во-вторых, так как при выполнении команды сдвига, осуществл етс  несколько последовательных ействий (таких, как сдвиг, модификаци  кода числа сдвигов, анализ модифидированного кода, разращение или запрещение выполнени  следующего сдвига), то необхоимо вводить в сдвиговое устройство довольно сложные узлы, использующие быстродействующие элементы, чтобы обеспечить несколько сдвигов за один цикл работы процессора.
Цель изобретени  - повыщение быстроействи  устройства.
Указанна  цель достигаетс  тем, что сдвигающее устройство, содержащее входной регистр, выход которого соединен с первым входом мультиплексора, выходы которого  вл ютс  информационными выходами устройства и соединены с входами входного регистра, второй вход мультиплексора  вл етс  первым информационным входом устройства, первый счетчик, вход которого соединен с входом сдвигающего регистра и  вл етс  вторым информационным входом устройства, управл ющие входы первого счетчика и сдвигающего регистра соединены с управл ющими входами мультиплексора и  вл ютс  первыми и вторыми управл ющими входами устройства, вход установки в «О первого счетчика соединен с входом установки в «О сдвигающего регистра и  вл етс  третьим управл ющим входом устройства, второй счетчик, вход которого  вл етс  синхровходом устройства , а синхровыход соединен с синхровходами первого счетчика и сдвигающего регистра, содержит триггеры разрещени  сдвига, дещифратор, группы элементов И, ИЛИ, элементы И, ИЛИ, НЕ причем первые входы группы элементов И соединены с выходами второго счетчика, второй вход одного из элементов И группы элементов И соединен с первым выходом дещифратора, а вторые входы других элементов этой группы соединены с выходами триггеров разрещени  сдвига, выходы группы элементов И соединены с входами первого элемента ИЛИ, выход которого соединен с синхровходом входного регистра, второй синхровход которого соединен с вторым выходом дещифратора, первый и второй входы которого соединены с первым и вторым управл ющими входами устройства, управл ющие входы триггеров разрещени  сдвига соединены с соответствующим выходом второго счетчика, установочный вход одного из триггеров разрещени  сдвига соединен с выходом второго элемента ИЛИ, а его выход  вл етс  управл ющим выходом устройства, установочные входы других триггеров разрещени  сдвига соединен с выходами элементов группы И, первые входы которых соединены с выходами первого элемента И, второй вход первого элемента ИЛИ группы элементов ИЛИ соединен с выходом второго элемента И, второй вход второго элемента ИЛИ группы элементов ИЛИ соединен с первыми входами второго элемента И и третьего элемента ИЛИ и первым выходом сдвигающего регистра, второй вход третьего элемента ИЛИ группы элементов ИЛИ соединен с выходом третьего элемента И, первый вход которого соединен с выходом элемента НЕ и первым входом четвертого элемента И, вход элемента НЕ соединен с управл ющим входом устройства и первым входом первого элемента И, второй вход второго элемента И и третьего элемента ИЛИ соединены с вторым выходом сдвигающего регистра, третий и четвертый выходы которого соединены с первым и вторым входами четвертого элемента ИЛИ, третий вход которого соединен с выходом первого счетчика, первым входом п того элемента И и первым входом п того элемента ИЛИ, второй и третий входы которого соединены с вторым и третьим выходом первого счетчика и первым и вторым входами второго элемента ИЛИ, третий вход которого соединен с выходом четвертого элемента И, а четвертый - с выходом п того элемента И, второй вход которого соединен с вторым входом третьего элемента И, выходом третьего элемента ИЛИ,
второй вход четвертого элемента И соединен с выходом четвертого элемента ИЛИ, второй вход первого элемента И соединен с выходом п того элемента ИЛИ.
На чертеже представлена блок-схема сдвигающего устройства.
Сдвигающее устройство содержит входной регистр 1, выход которого соединен с первым входом мультиплексора 2, выходы которого  вл ютс  информационными
выходами устройства 3 и соединены с входами входн(аго регистра 1, а второй вход мультиплексора  вл етс  первым информационным входом устройства 4, первый счетчик 5, вход которого соединен с входом сдвигающего регистра 6 и  вл етс  вторым информационным входом устройства 7, управл ющие входы первого счетчика 5 и сдвигающего регистра 6 соединены с управл ющими входами мультиплексора и  вл ютс  первыми 8 и вторыми 9 управл ющими входами устройства, вход установки в «О первого счетчика 5 соединены с входом установки в «О сдвигающего регистра 6 и  вл етс  третьим управл ю щим входом устройства 10, второй счетчик 11, вход которого  вл етс  синхровходом устройства 12, а синхровыход соединен с синхровходами первого счетчика и сдвигающего регистра, первые входы группы элементов И 13 соединены с выходами второго счетчика 11, второй вход одного из элементов И группы элементов И 13 соединен с первым выходом дешифратора 14, а вторые входы других элементов этой группы 13 соединены с выходами триггеров 15 разрешени  сдвига, выходы группы элементов И 13 соединены с входами первого элемента ИЛИ 16, выход которого соединен с синхровходом входного регистра 1, второй синхровход которого соединен с вторым выходом дешифратора 14, первый и второй входы которого соединены с первым 8 и вторым 9 управл ющими входами устройства, управл ющие .входы триггер в 15 разрешени  сдвига соединены с cootветствующим выходом второго счетчика 11, установочный вход одного из триггеров разрещени  сдвига соединен с выходом второго элемента ИЛИ 17, а его выход  вл етс  управл ющим выходом 18 устройства, установочные входы других триггеров 15 разрешени  сдвига соединены с выходами группы элементов ИЛИ 19, первые входы которых соединены с выходом первого элемента И 20, второй вход первого элемента ИЛИ группы элементов ИЛИ 19 соединен с выходом второго элемента И 21, второй вход второго элемента ИЛИ группы элементов ИЛИ 19 соединен с первыми входами второго элемента И 21 и третьего элемента ИЛИ 22 и первым выходом сдвигающего регистра 6, второй вход третьего элемента ИЛИ группы элементов ИЛИ 19 соединен с выходом третьего элемента И 23, первый вход которого соединен с выходом элемента НЕ 24 и первым входом четвертого элемента И 25, вход элемента НЕ 24 соединен с первым управл ющим входом устройства и первым входом первого элемента И 20, второй вход второго элемента И 21 и третьего элемента ИЛИ 22 соединены с вторым выходом сдвигающего регистра 6, третий и четвертый выходы которога соедйнены с первым и вторым входами четвертого элемента ИЛИ 26, третий вход которого соединен с первым выходом первого счетчика 5, первым входом п того элемента И 27 и первым входом п того элемента ИЛИ 28, второй и третий входы которого соединены с вторым и третьим выходом первого счетчика 5 и первым и вторым входами второго элемента ИЛИ 17, третий вход которого соединен с выходом п того элемента И 27, второй вход которого соединен с вторым входом третьего элемента И 23 и выходом третьего элемента ИЛИ 22, второй вход четвертого элемента И 25 соединен с выходом четвертого элемента ИЛИ 26, второй вход первого элемента И 26 соединен с выходом п того элемента ИЛИ 28. Сдвигающее устройство работает следующим образом. Информаци , поступающа  на управл ющие входы 8, 9, интегрируетс  как: 00 - устройство не выполн ет никаких операций; 01 разрешаетс  занесение информации в узел задани  количества сдвигов, состо щий из первого счетчика 5 и сдвигового регистра 6 с информационного входа 7 устройства и в регистр 1 информационного входа 4 устройства, 10 - устройство выполн ет сдвиг на один . разр д; 11 - устройство выполн ет сдвиг на четыре разр да Входной регистр 1, мультиплексор 2, первый счетчик 5, сдвиговый регистр 6 в зависимости от кода на управл ющих входах 8, 9 устройства могут находитьс  в одном из следующих состо ний: Входной регистр 1. 00 - режим хранени  информации; 01, 10, 11 - режим занесени  информации. Сдвигающий регистр 6. 00,11-режим хранени  информации; 01-занесение информации; 10 - сдвиг содержимого регистра 6 на два разр да вправо. Счетчик 5. 00,10 - режим хранени  информации; 01-режим занесени  информации; 11 - модификаци  содержимого счетчика 6 - 1 мультиплексор 2; 01-разрешает прохождение информации t информационного входа 4 устройства; 10- разрешает прохождение информации с выхода входного регистра 1 со сдвигом ее на один разр д; 11- разрешает прохождение информации с выхода входного регистра 11 со сдвигом на четыре разр да. Второй счетчик 11, который выполнен как кольцевой, по импульсам, поступающим на синхровход 12, вырабатывает временную развертку дл  синхронизации работы сдвигающего устройства. Сдвиги осуществл ютс  по импульсам, поступающим на входы группы элементов И 13. Триггеры 15 разрешени  сдвига определ ют, сколько и какие из данных импульсов поступ т на синхровход входного регистра 1 в данном цикле работы устройства со схемы ИЛИ 16 дл  выполнени  сдвигов, которые выполн ютс  путем занесени  информации с выходов входного регистра 1 на его входы через один из входов мультиплексора 2.
На управл ющем выходе 18 устанавливаетс  признак, который определ ет, должны ли выполн тьс  сдвиги в следующем цикле.
Сдвиги на большое количество разр дов выполн ютс  за несколько последовательных циклов сдвигающего устройства.

Claims (2)

  1. Технико-экономическое преимущество предлагаемого устройства заключаетс  в повышении быстродействи  работы процессора при выполнении команд сдвига за счет выполнени  нескольких сдвигов один цикл работы процессора. Формула изобретени  Сдвигающее устройство, содержащее входной регистр, выход которого соединен с первым входом мультиплексора, выхоДы которого  вл ютс  информационными выходами устройства и соединены с входами входного регистра, а второй вход мультиплексора  вл етс  информационным входом устройства, первый счетчик, вход которого соединен с входами сдвигающего регистра и  вл етс  вторым информационным входом устройства, управл ющие входы первого счетчика и сдвигающего регистра соединены с управл ющими входами мультиплексора и  вл ютс  первыми и вторыми управл ющими входами устройства, вход установки в «О первого счетчика соединен с входом установки в «О сдвигающего регистра и  вл етс  третьим управл ющим входом устройства, второй счетчик, вход которого  вл етс  синхровходом устройства, а синхровыход соединен с синхровходами первого счетчика и сдвигающего регистра, jj отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены триггеры разрешени  сдвига, дешифратор, группы элементов ИЛИ, И, элементы И, ИЛИ, НЕ, причем первые входы группы элементов И соединены с выходами вто- рого счетчика, второй вход одног о из элементов И группы элементов И .соединен с первым выходом дешифратора, а вторые входы других элементов этой группы соединены с выходами триггеров разрешени  45 сдвига, выходы группы элементов И соединены с входами первого элемента ИЛИ, выход которого соединен с синхровходом входного регистра, второй синхровход которого соединен с вторым выходом дешифратора , первый и второй входы которого соединены с первым и вторым управл ющими входами устройства, управл ющие входы триггеров разрешени  сдвига соединены с соответствующим выходом второго счетчика, установочный вход одного из TpHrrepj3B разрещени  сдвига соединен с выходом второго элемента ИЛИ, а выход  вл етс  управл ющим выходом устройства, установочные входы других
    первого счетчика, первым входом п того элемента И и первым входом п того элемента ИЛИ, второй и третий входы которого соединены с вторым и третьим выхотриггеров разрещени  сдвига соединены с выходами группы элементов ИЛИ, первые входы которых соединены с выходом первого элемента И, второй вход первого элемента ИЛИ группы элементов ИЛИ соединен с выходом второго элемента И, второй вход второго элемента ИЛИ группы элементов ИЛИ соединен с первыми входами второго элемента И и третьего элемента ИЛИ и первым выходом сдвигающего регистра, второй вход третьего элемента ИЛИ группы элементов ИЛИ соединен с выходом третьего элемента И, первый вход которого соединен с выходом элемента НЕ и первым входом четвертого элемента И, вход элемента НЕ соединен с управл ющим входом устройства и первым входом первого элемента И, второй вход второго элемента И и третьего элемента ИЛИ соединены с вторым выходом сдвигающего регистра, третий и четвертый выходы которого соединены с первь1м и вторым входами четвертого элемента ИЛИ, третий вход которого соединен с первым выходом дом первого счетчика и первым и вторым входами второго элемента ИЛИ, третий вход которого соединен с выходом четвертого элемента И, второй вход которого соединен с вторым входом третьего элемента И и выходом третьего элемента ИЛИ, второй вход четвертого элемента И соединен с выходом четвертого элемента ИЛИ, второй вход первого элемента И соединен с выходом п того элемента ИЛИ. Источники информации, прин тые во внимание при экспертизе 1.Патент Великобритании № 1354563, кл. G 4 А, опублик. 1974.
  2. 2.Патент США № 3811039, кл. 235-175, опублик. 1974 (прототип).
SU813228975A 1981-01-04 1981-01-04 Сдвигающее устройство SU949719A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813228975A SU949719A1 (ru) 1981-01-04 1981-01-04 Сдвигающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813228975A SU949719A1 (ru) 1981-01-04 1981-01-04 Сдвигающее устройство

Publications (1)

Publication Number Publication Date
SU949719A1 true SU949719A1 (ru) 1982-08-07

Family

ID=20936064

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813228975A SU949719A1 (ru) 1981-01-04 1981-01-04 Сдвигающее устройство

Country Status (1)

Country Link
SU (1) SU949719A1 (ru)

Similar Documents

Publication Publication Date Title
US3296426A (en) Computing device
NL8900608A (nl) Programmeerbare verwerkingsinrichting voor integratie op grote schaal.
US4383304A (en) Programmable bit shift circuit
EP0070863A1 (en) CONTROL UNIT WITH SAVED PROGRAM.
US4389723A (en) High-speed pattern generator
JPS642986B2 (ru)
KR870009595A (ko) 직렬-비트 2의 보수 디지탈 신호 처리 장치
EP1388048B1 (en) Storage system for use in custom loop accellerators
SU949719A1 (ru) Сдвигающее устройство
GB2050018A (en) Shift register
GB933066A (en) Computer indexing system
US3380033A (en) Computer apparatus
US2998192A (en) Computer register
KR940001556B1 (ko) 디지탈신호처리장치
US4755968A (en) Buffer memory device controlled by a least recently used method
JPS5640949A (en) Parallel arithmetic processor
US3343137A (en) Pulse distribution system
US3866208A (en) Data control arrangement for a dynamic display system
US5239499A (en) Logical circuit that performs multiple logical operations in each stage processing unit
SU734669A1 (ru) Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные
SU1359782A1 (ru) Модуль однородной вычислительной структуры
SU691845A1 (ru) Многофункциональный модуль
SU1665382A1 (ru) Устройство дл вычислени математических функций
SU1238098A1 (ru) Многофункциональный модуль
SU1679477A1 (ru) Генератор функций