SU947849A1 - Interface - Google Patents
Interface Download PDFInfo
- Publication number
- SU947849A1 SU947849A1 SU802996040A SU2996040A SU947849A1 SU 947849 A1 SU947849 A1 SU 947849A1 SU 802996040 A SU802996040 A SU 802996040A SU 2996040 A SU2996040 A SU 2996040A SU 947849 A1 SU947849 A1 SU 947849A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- exchange
- inputs
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
Изобретение относитс к вычислительной технике и может быть использовано в вычислительных системах дл сопр жени цифровой вычислительной машины с внешними устройствами.The invention relates to computing and can be used in computing systems for interfacing a digital computer with external devices.
Известно устройство дл обмена данными управл ющей вычислительной машины с периферийными устройствами, содержащее регистр обмена, соединенный с периферийными регистрами двусторонней св зью, блок выбора приоритета , блок управлени и коммутатор 1.A device for communicating a control computer with peripheral devices is known, comprising an exchange register connected to peripheral registers by two-way communication, a priority selection unit, a control unit and a switch 1.
Основной недостаток устройства состоит в ограниченных функциональных возможност х, что исключает одновременный обмен данными нескольких внешних устройств (абонентов) с процессором обмена;.The main drawback of the device is limited functionality, which excludes simultaneous data exchange of several external devices (subscribers) with the exchange processor;
Наиболее близким техническим решением к предлагаемому вл етс устройство дл сопр жени , содержащее подканалы абонентов, блок приоритетов, блок синхронизации, регистр обмена, первые вход и выход которого вл ютс соответственно информационными входом и выходом устройства, и блок управлени обменом , первые вход и выход которого вл ютс соответственно управл ю- . ,The closest technical solution to the present invention is an interface device comprising subscriber subchannels, a priority block, a synchronization block, an exchange register, the first input and output of which are respectively information input and output of the device, and the exchange control block, the first input and output of which are respectively. ,
щими входом и выходом устройства, вторые вход и выход подключены соответственно к первому выходу и входу блока синхронизации, второй и третий выходы которого подключены соответственно к первому входу подканалов абонентов и управл ющему входу блока приоритетов, входы запросов и выходы разрешейи The input and output of the device, the second input and output are connected respectively to the first output and the input of the synchronization unit, the second and third outputs of which are connected respectively to the first input of the subscriber subchannels and the control input of the priority block, request inputs and output gates
10 которого соединены соответственно с первыми выходами и вторыми входами соответствующих подканалов абонентов , кроме того оно содержит регистр готовности программы, подключенный 10 of which are connected respectively with the first outputs and the second inputs of the respective subchannels of subscribers, in addition, it contains a program readiness register, connected
15 информационным входом и выходом соответственно к второму выходу и входу регистра обмена, управл ющим входом - к четвертому выходу блока синхронизации, а управл ющими выхо20 дами - к третьим входам соответствующих подканалов абонентов, коммутатор информации и блок контрол по модулю, соединенный первым входом и выходом соответственно с третьим 15 information input and output respectively to the second output and the input of the exchange register, the control input to the fourth output of the synchronization unit, and the control outputs to the third inputs of the respective subscriber subscribers, the information switch and the control unit modulo connected to the first input and output respectively with the third
25 выходом и входом регистра обмена, а вторым и третьим входами - соответственно с третьим выходом блока управлени обменом и п тым выходом блока синхронизации, шестой выход 25 output and input of the exchange register, and the second and third inputs, respectively, with the third output of the exchange control unit and the fifth output of the synchronization unit, the sixth output
30 которого подключен к управл ющему входу коммутатора информации, информационные вход и выход которого соединены соответственно с четвертым выходом.и входом регистра обмена , подключенного п тым входом к четвертому выходу блока управлени обменом, а входы и выходы групп информационных входов и ныходов и вхо ды группы адресных входов - соответствзнно с четвертыми входами, вторыми и третьими входами соответствующих подканалов абонентов, а подканал абонентов содержит регистр служебных сигналов, соединенный вхо дом и выходом соответственно с первыми выходом и входом узла управлени ,коммутатор типапередачи, соединенный входом и выходом соответственно с п выми выходом и входом регистра обме подканала, вторые вход и выход кото рого вл ютс соответственно четвер тым входом и вторым выходом подканала , элемент И, первый вход которого вл етс третьим входом подканала , а выход соединен с вторым вхо дом узла управлени , третий и четве тый выходы которого соединены соответственно с вторым входом коммутат ра типа передачи и третьим входом регистра обмена подканала, а п тый и шестой - соответственно с третьим выходом подканала и входом триггера готовности, выходом соединенного с первым выходом подканала, и элемент ИЛИ, входы которого вл ютс соответственно первым и вторым входами подканала, а выход соединен с входо элемента И 2. Недостаток указанного устройства заключаетс в малом быстродействии и больших аппаратурных затратах изза реализации мультиплексного режим обмена с различными абонентами путем коммутации и последовательной передачи номера абонента и затем собственно слова информации. Цель изобретени - повышение быстродействи устройства за счет организации параллельной выдачи номер старшего абонента и слова информаци а также сокращение аппаратурных зат рат. Поставленна цель достигаетс те что в устройство, содержащее регист обмена и блок управлени обменом, первые входы и выходы которых вл ютс соответственно информационными и управл ющими входами и выходами устройства, блок приоритета, блок контрол по модулю, первый вход и выход которого подключены соответственно к вторым выходу и входу регистра обмена, третьи вход и выход которого соединены соответственно с информационными выходом и входом регистра готовности программ, вторые вход и выход блока управлени Обменом соединены соответственно с первым выходом и входом блока формировани микрокоманд, а третий и четвертый выходы - соответственно с вторым входом блока контрол по модулю и четвертЕлм входом регистра обмена, группу подканалов абонентов, группы входов и выходов которых вл ютс соответствующими группами входов и выходов устройства, первые входы соединены с вторым выходом блока формировани микрокоманд, первые выходы и вторые входы - соответственно с группами входов и выходов блока приоритета, а третьи входы - с группой выходов регистра готовности программ, третий, четвертый и п тый выходы блока формировани микрокоманд подключены соответственно к входу блока приоритета, управл ющему входу блока готовности программ и третьему входу блока контрол по модулю, введены две группы элементов ИЛИ, причем вторые и третьи выходы подканалов абонентов группы подключены соответстзенно к входам элементов ИЛИ первой и второй групп, а четвертые входы - к третьему выходу регистра обмена, третий вход которого соединен с выходами элементов ИЛИ первой группы, выходы элементов ИЛИ второй группы подключены к адресному выходу устройства . На фиг.1 представлена блок-схема устройства; на фиг,2 - блок-схема подканала абонента; на фиг.3-5 функциональные схемы соответственно блока формировани микрокоманд, узла управлени подканала абонента и блока управлени обменом. Устройство (фиг.1) содержит регистр 1 обмена, блок 2 управлени обменом, блок 3 формировани микрокоманд, блок 4 приоритета, группу подканалов 5 абонентов, блок контрол по модулю, регистр 7 готовности программ, элементы ИЛИ 8 и 9 второй и первой групп. Устройство сопр гаетс с процессором 10 обмена и с абонентами (внешними устройствами) 11. Подканалы 5 абонентов (фиг.2) аналогичны описанным в 2 и содержат регистр 12 обмена подканала, узел 13 управлени , регистр 14 служебных сигналов, коммутатор 15 типа передачи, триггер 16 готовности подканала, элемент И 17, элемент ИЛИ 18. Блок 3 формировани микрокоманд, узел 13 управлени и блок 2 управлени обменом могут быть реализованы на основе микропрограммного принципа управлени . Каждый из них содержит (фиг.3-5) блок 19 посто нной пам ти , дешифратор 20 адреса микрокоманд , счетчик 21 адреса микрокоманд, счетчик 22 модификации адреса микрокоманд .30 of which is connected to the control input of the information switch, the information input and the output of which are connected respectively to the fourth output and the exchange register input connected by the fifth input to the fourth output of the exchange control block, and the inputs and outputs of the information input groups and outputs and group outputs address inputs - corresponding to the fourth inputs, the second and third inputs of the corresponding subscriber subscribers, and the subscriber subchannel contains a register of service signals, connected by input and output With the first output and input of the control unit, the type transfer switch connected to the input and output, respectively, with the fifth output and input of the subchannel register, the second input and output of which are respectively the fourth input and the second output of the subchannel, the And element, the first input of which is the third input of the subchannel, and the output is connected to the second input of the control node, the third and fourth outputs of which are connected respectively to the second input of the transfer type switch and the third input of the subchannel exchange register, and the fifth the sixth, respectively, with the third output of the subchannel and the input of the ready trigger, the output connected to the first output of the subchannel, and the OR element, whose inputs are the first and second inputs of the subchannel, respectively, and the output connected to the input of the And 2 element. The disadvantage of this device is low speed and large hardware costs due to the implementation of a multiplexed mode of exchange with various subscribers by switching and sequential transmission of the subscriber number and then the actual word of information. The purpose of the invention is to increase the speed of the device due to the organization of the parallel issue of the number of the senior subscriber and the word information, as well as the reduction of hardware costs. The goal is achieved by the fact that the device containing the exchange register and the exchange control block, the first inputs and outputs of which are respectively the information and control inputs and outputs of the device, the priority block, the module control module, the first input and output of which are connected respectively to the second the output and input of the exchange register, the third input and output of which are connected respectively to the information output and the input of the register of readiness of programs, the second input and output of the exchange control block are connected respectively with the first output and input of the microcommand formation unit, and the third and fourth outputs, respectively, with the second input of the control unit modulo and quarter input of the exchange register, a group of subscriber subchannels, the input and output groups of which are the corresponding input and output groups of the device, the first inputs connected to the second output of the micro-command formation unit, the first outputs and the second inputs, respectively, with the groups of inputs and outputs of the priority block, and the third inputs, with the output group of the readiness register of the program m, the third, fourth and fifth outputs of the microcommand formation unit are connected respectively to the input of the priority block, the control input of the program readiness block and the third input of the control unit modulo, two groups of OR elements are entered, the second and third outputs of the group subscribers' subchannels are connected respectively the inputs of the OR elements of the first and second groups, and the fourth inputs - to the third output of the exchange register, the third input of which is connected to the outputs of the OR elements of the first group, the outputs of the OR elements of the second group are connected enes to the address output device. Figure 1 presents the block diagram of the device; FIG. 2 is a block diagram of a subscriber subchannel; Figures 3 to 5 illustrate functional diagrams of a micro-command formation unit, a subscriber sub-channel control unit and an exchange control block, respectively. The device (Fig. 1) contains the exchange register 1, the exchange control unit 2, the microinstruction generating unit 3, the priority block 4, the group of 5 subchannels of subscribers, the control unit modulo, the program readiness register 7, the elements OR 8 and 9 of the second and first groups. The device interfaces with the exchange processor 10 and with subscribers (external devices) 11. Subchannels 5 subscribers (FIG. 2) are similar to those described in 2 and contain a subchannel exchange register 12, a control node 13, an overhead register 14, a transfer switch 15, a trigger 16, subchannel ready, element 17, and element 18. Micro-command generation unit 3, control unit 13 and exchange control unit 2 can be implemented on the basis of a microprogram control principle. Each of them contains (FIGS. 3-5) a constant memory unit 19, a micro-command address decoder 20, a micro-command address counter 21, a micro-command address modification modification 22.
Блоки 3 и 2 и узел 13 работают в соответствии с программой, записанной в блоке 19 п.осто нной пам ти. Обработка внешних сигналов производитс в счетчике 22.Blocks 3 and 2 and node 13 operate in accordance with the program recorded in block 19 of the item of permanent memory. The processing of external signals is performed in the counter 22.
Устройство работает следующим образом.The device works as follows.
Процессор 10 в начале работы выдает на регистр 1 обмена команду режима, котора расшифровываетс блоком 2, который запускает в свою очередь блок 3, подготавлива его к автономной работе по приему и выдаче информации.The processor 10 at the beginning of operation issues a mode command to the exchange register 1, which is decoded by block 2, which starts block 3 in turn, preparing it for autonomous work on receiving and issuing information.
Затем процессор 10 выдает словососто ние программы, которое транслируетс через регистр 1 на, регистр 7, где хранитс в течение всего времени обмена, вплоть до смены содержимого регистра 7. После записи в регистр 7 блок 3 производит пуск подканалов подачей сигнала на входы элементов ИЛИ 18. Выходной сигнал с элемента ИЛИ 18 проходит через элемент И 17 только в случае наличи сигнала с соответствующего разр да регистра 7 на элемент И 17. В этом случае сигнал через элемент И 17 проходит на узел 13, иницииру начал автономной работы подканала.The processor 10 then outputs the program word state, which is transmitted through register 1 to register 7, where it is stored for the entire exchange time, until the register 7 is changed. After writing to register 7, unit 3 starts the subchannels by applying a signal to the inputs of the elements OR 18 The output signal from the element OR 18 passes through the element AND 17 only if there is a signal from the corresponding register bit 7 to the element AND 17. In this case, the signal through the element 17 goes to the node 13, initiating the autonomous operation of the subchannel.
Запущенные подканалы 5 работают одновременно и независимо, выдава (или принима ) одно слово информации во (или из) внешнее устройство в сооветствии с конкретной временной диаграммой последнего. Прием или выдача слова подканалов заканчиваетс установкой в единичное состо ние триггера 16 и переходом подканала 5 в состо ние ожидани св зи с регистром 1.The launched subchannels 5 operate simultaneously and independently, issuing (or receiving) one word of information to (or from) the external device in conjunction with a specific time diagram of the latter. Receiving or issuing the word subchannels ends by setting the trigger state 16 to a single state and passing the subchannel 5 to the idle state of communication with register 1.
Обмен информацией подканалов 5, готовых к обмену с процессором 10, происходит следующим образом.The exchange of information subchannels 5, ready for exchange with the processor 10, is as follows.
Блок 3, подава сигнал на блок 4, выдел ет номер старшего подканала из числа выставивших свои готовности Блок 4 разрешает работу одного подканала 5, выдава сигнал через элемент ИЛИ 18 и элемент И 17 на узел 13. Запущенный узел 13 выдает в процессо 10 через элемент ИЛИ 8 адрес подканала и одновременно информационное слово из регистра 12 обмена подканала через элемент ИЛИ 9 и регистр 1 обмена в процессор 10. В случае приема информационное слово из процессора 10 поступает в регистр 12 через регистр 1 обмена.Block 3, giving a signal to block 4, selects the number of the senior subchannel from among those that have set their readiness. Block 4 enables one subchannel 5 to work, issuing a signal through the OR 18 element and the AND 17 element to the node 13. The started node 13 outputs 10 through the element OR 8 address of the subchannel and at the same time the information word from the register 12 of the subchannel exchange through the element OR 9 and the register 1 of the exchange to the processor 10. In the case of receiving the information word from the processor 10 enters the register 12 through the register 1 of the exchange.
Блок б при этом под воздействием сигнала с блока 2 производит контрол информационного слова, например, по модулю три при приеме информации от процессора 10 и выработки контрольных разр дов по модулю три при передаче информации в процессор обмена . Помимо этого блок 6 под воздействием сигнала от блока 3 производит контроль или выработку контрольных разр дов в слове информаци при обмене с внешним устройством в соответствии с конкретным типом контрол , прин тым в этом внешнем устройстве . После окончани цикла, включающего одновременную передачу по разным типам номера подканала и слова информации, цикл обмена повтор етс в общем случае с участием другого подканала. Этот режим характерен дл мультиплексного обмена с разделением времени канаша между многими внешними устройствами и процессором обмена.The block b, under the influence of the signal from block 2, performs control of the information word, for example, modulo three when receiving information from processor 10 and generating control bits modulo three when transmitting information to the exchange processor. In addition, block 6, under the influence of a signal from block 3, produces control or generation of control bits in the information word when exchanged with an external device in accordance with the specific type of control received in this external device. After the end of the cycle, including the simultaneous transmission of different types of subchannel numbers and information words, the exchange cycle is repeated in the general case with the participation of another subchannel. This mode is typical for multiplex exchange with the sharing of kanash time between many external devices and the exchange processor.
Таким образом, устройство обеспечивает одновременную работу внешних устройств с процессором обмена, сокраща при этом врем каждого цикла за счет одновременной передачи номера подканала и собственно слова , что обуславливает повышение быстродействи устройства. Кроме того , в устройстве отсутствует коммутатор информации, имеющийс в прототипе .Thus, the device provides simultaneous operation of external devices with the exchange processor, while reducing the time of each cycle due to the simultaneous transmission of the subchannel number and the actual word, which causes an increase in the speed of the device. In addition, there is no information switch in the device, which is in the prototype.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802996040A SU947849A1 (en) | 1980-10-23 | 1980-10-23 | Interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802996040A SU947849A1 (en) | 1980-10-23 | 1980-10-23 | Interface |
Publications (1)
Publication Number | Publication Date |
---|---|
SU947849A1 true SU947849A1 (en) | 1982-07-30 |
Family
ID=20923007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802996040A SU947849A1 (en) | 1980-10-23 | 1980-10-23 | Interface |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU947849A1 (en) |
-
1980
- 1980-10-23 SU SU802996040A patent/SU947849A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4933846A (en) | Network communications adapter with dual interleaved memory banks servicing multiple processors | |
KR920006858A (en) | Method and device for optimizing bus arbitration during direct memory access data transmission | |
US3735365A (en) | Data exchange system | |
US4047201A (en) | I/O Bus transceiver for a data processing system | |
SU947849A1 (en) | Interface | |
SU736086A1 (en) | Interface | |
SU809139A2 (en) | Interface device | |
SU840868A2 (en) | Interface | |
SU734661A1 (en) | Channel-channel adapter | |
US3247492A (en) | Automatic memory start circuit for asynchronous data processing system | |
SU1166126A2 (en) | Interface | |
SU760074A1 (en) | Information exchange device | |
SU847316A1 (en) | Interface | |
SU1160422A1 (en) | Interface for linking input-output channels with subsribers | |
SU777655A1 (en) | Interface | |
SU1013939A1 (en) | Device for interfacing computer to peripherals | |
SU1256036A1 (en) | Microprogram multiplexor channel | |
SU769522A1 (en) | Multiplexor channel | |
SU857965A1 (en) | Subscriber's post | |
SU1001070A1 (en) | System for exchange of data between information processors | |
SU941978A1 (en) | Data exchange device | |
SU744538A1 (en) | Multiprogramme interface | |
SU1221656A1 (en) | Multichannel device for controlling information exchange among computers | |
SU750474A1 (en) | Interface | |
SU962905A1 (en) | Device for interfacing electronic computers |