SU942029A1 - Device for checking control unit - Google Patents

Description

1one

Изобретение (относитс  к вычислительной технике и может быть исполь-зовано дл  контрол  цифровых блоков, формирующих последовательность управл ющих сигналов.The invention (relates to computing and can be used to control digital blocks that form a sequence of control signals.

Известно устройство дл  контрол  блока центрального управлени , содержащее элемент ИЛИ, счетчик, дешифратор , группу элементов И и триггер С1.A device is known for controlling a central control unit comprising an OR element, a counter, a decoder, a group of AND elements, and a trigger C1.

Это устройство обнаруживает неисправности , привод щие к нарушению заданной последовательности управл ющих сигналов, но не позвол ет определить место неисправности в контролируемом блоке центрального управлени .This device detects faults that lead to the violation of a given sequence of control signals, but does not allow to determine the location of the fault in the monitored central control unit.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  контрол  блока центрального управлени , содержащее элемент ИЛИ, элемент задержки, элемент И, счетчик, дешифратор, группу элементов И, триггер, информационные входы устройства, установочный вход и группу выходов устройства, в ко.тором информационные входы устройства соединены с входами элемента ИЛИ8 а также с первыми входами соответствующих элементов И группы элементов И, выход элемента И соединен с входом элемента И, второй вход которого соединен с суммирую10 щим входом счетчика, выходы счетчика соединены с входами дешифратора и с группой устройства, выходы дешифратора соединены с вторыми вхо- дами соответствующих элементов И группы элементов И, выходы группы элементов И соединены с единичным входом триггера, шина установочного входа устройства соединена сClosest to the proposed technical entity is a device for controlling a central control unit containing an OR element, a delay element, an AND element, a counter, a decoder, a group of And elements, a trigger, information inputs of the device, a setup input and a group of device outputs in which The information inputs of the device are connected to the inputs of the OR8 element as well as to the first inputs of the corresponding AND elements of the AND group of elements, the output of the AND element is connected to the input of the AND element, the second input of which is connected to the sums ruyu10 conductive counter input of the counter outputs are connected to inputs of a decoder and a device for band decoder outputs are connected to respective second inputs of the AND elements AND group, a group of elements and outputs connected to the single input of the flip-flop, the tire mounting device connected to the input

20 нулевым входом триггера и с входом установки счетчика в нулевое состо ние.20 zero trigger input and with the counter set to zero state.

Устройство работает следующим образом.;The device works as follows .;

Сигнал, поетупающий по установочному входу устройства устанавливает триггер и счетчик в нулевое состо ние , на (т-1) выходах дешифратора устанавливаетс  единичный потенциал, а на выбранном выходе нулевой потенциал , который поступает на вход первого элемента И группы элементов И. Тем самым осуществл етс  блокировка срабатывани  первого элемента И по входу первого управл ющего сигнала . Входной сигнал по входу первого управл ющего сигнала qepea элемент задержки, элемент И поступает на вход счетчика. По окончанию действи  этого сигнала на выходе элемента И срабатывает счетчик, и запрещающий сигнал с дешифратора поступает на вход второго элемента И группы элементов И. При поступлении управл ющего сигнала по второму входу второй элемент И группы элементов И не пропускает его. При отсутствии неисправности в контролируемом блоке центрального управлени  ни один из входных сигналов не проходит через группу элементов И и триггер останетс  а состо нии О. Поэтому, когда поступит сигнал по последнему входу, дешифратор вырабатывает сигнал Правильно. ОThe signal, given by the installation input of the device, sets the trigger and the counter to the zero state, the unit potential is set on the (t-1) outputs of the decoder, and the zero potential on the selected output, which enters the input of the first element And the group of elements I. Thus, blocking the operation of the first element and the input of the first control signal. The input signal is the input of the first control signal qepea delay element, the element And is fed to the input of the counter. Upon termination of this signal at the output of the element I, the counter is triggered, and the inhibiting signal from the decoder enters the input of the second element AND of the group of elements I. When the control signal arrives at the second input, the second element of the AND group of elements And does not let it through. If there is no malfunction in the monitored central control unit, none of the input signals passes through the group of elements And the trigger remains in the state O. Therefore, when the signal arrives at the last input, the decoder generates a signal Correctly. ABOUT

Если в процессе работы нарушает .с  очередность поступлени  контролируемых сигналов, исчезнет или по витс  лишний сигнал в месте и во времени не предусмотренных временной диаграммой работы контролируемого цифрового блока, то на выход соответствующего элемента И группы элементов И проходит сигнал, который устанавливает триггер в состо ние 1. Сигнал Ошибка с нулевого выхода триггера запрещает прохождение через элемент И сигналов на вход счетчика, вследствие чего состо ние счетчика останетс  неизменным и двоичный код будет указывать номер сигнала по временной диаграммеj после которого произошло нарушение работы контролируемого блока центрального управлени . Таким образом, устройство позвол ет обнаруживать отказы блока центрального управлени , привод щие к нарушению заданной последовательности управл ющих сигналов , период следовани  которых не меньше суммы максимальной длительности входного сигнала,максимального времени задержки сигнала элементом задержки, максимального времени переключени  элемента ИЛИ, элемента И, счетчика и дешифратораIf during the work process the sequence of arrival of the monitored signals is violated, the extra signal in place and time not provided by the time diagram of the monitored digital block disappears or appears, then the output of the corresponding element And group of elements And passes the signal that sets the trigger to 1. The error signal from the zero output of the trigger prohibits the passage through the element AND of the signals to the counter input, as a result of which the state of the counter will remain unchanged and the binary code will indicate the number of the signal in the timing diagram after which the violation of the operation of the controlled central control unit occurred. Thus, the device allows detecting failures of the central control unit, resulting in violation of a specified sequence of control signals, the follow-up period of which is not less than the sum of the maximum duration of the input signal, the maximum signal delay time by the delay element, the maximum switching time of the OR element, the AND element, the counter and descrambler

2.2

Недостаток известного устройстванизкие временные возможности по указанию места отказа в блоке центрального управлени , формирующегоThe disadvantage of the known device is the temporary capabilities at the indication of the place of failure in the central control unit that forms

высокочастотную последовательность управл ющих сигналов.high frequency sequence of control signals.

Цель изобретени  - повышение быстродействи  устройства.The purpose of the invention is to increase the speed of the device.

Поставленна  цель достигаетс The goal is achieved

тем, что в устройство дл  контрол  блока управлени , содержащее элемент ИЛИ, счетчик, дешифратор, группу элементов И, триггер, причем выходы счетчика соединены соответственно с входами дешифратора и . вл ютс  выходами сигнала ошибка устройства , инверсные выходы дешифратора соединены соответственно с первыми входами элементов И группыin that the device for controlling the control unit containing the OR element, the counter, the decoder, the group of elements AND, the trigger, the counter outputs being connected respectively to the inputs of the decoder and. are the outputs of the signal error of the device, the inverse outputs of the decoder are connected respectively to the first inputs of the elements AND of the group

элементов И, выходы которых соединены соответственно с входами элемента И, выход которого соединен с единич-; ным входом триггера, нулевой вход которого соединен с нулевым входомelements And, the outputs of which are connected respectively to the inputs of the element And, the output of which is connected to the unit; with the trigger input, the zero input of which is connected to the zero input

счетчика и  вл етс  установочным входом устройства, выход сигнала ошибки соедмнен с последним пр мым выходом дешифратора, группа информационных входов устройства соединена соответственно с вторыми входами элементов И группы элементов И, с входами элемента ИЛИ, введен элемент ИЛИ-НЕ, входы которого соединены соответственно с информационными входами .устройств,, выход элемента ИЛИ соединен с информационным входом первого каскада счетчика, вход синхронизации первого каскада ; которого соединен с инверсным выходом триггера, пр мой выход которого соединен с дополнительным входом элемента ИЛИ-НЕ, выход которого соединен с входом синхронизации второго каскада счетчика.the counter is the installation input of the device, the output of the error signal is connected to the last direct output of the decoder, the group of information inputs of the device are connected respectively to the second inputs of the elements AND of the group of elements AND, with the inputs of the OR element, the input of the element OR is NOT, the inputs of which are connected respectively to information inputs of the devices, the output element OR is connected to the information input of the first cascade of the counter, the synchronization input of the first cascade; which is connected to the inverse trigger output, the direct output of which is connected to the auxiliary input of the OR-NOT element, the output of which is connected to the synchronization input of the second counter stage.

На чертеже приведена структурна  схема устройства.The drawing shows a block diagram of the device.

Устройство содержит элемент ИЛИ 1, элемент ИЛИ-НЕ 2, двухтактный счетчик 3, дешифратор k, группу элементов И 5.1 - И,5 т, триггер 6, шины 7.1 - 7.П1 входных управл ющих сигналов, шину установочногоThe device contains an element OR 1, an element OR-NOT 2, a push-pull counter 3, a decoder k, a group of elements AND 5.1 - AND, 5 t, trigger 6, tires 7.1 - 7.P1 of input control signals, an installation bus

входа устройства 8, шины группы выходов 9.1 - 9.Р элемент И 10.the device input 8, the output group bus 9.1 - 9.P element And 10.

Устройство работает следующим образом.The device works as follows.

Сигнал, поступающий по шине установочного входа устройства 8,устанавливает триггер 6 и счетчик 3 в нулевое состо ние.The signal coming through the bus of the setup input of the device 8 sets the trigger 6 and the counter 3 to the zero state.

На т-1 выходе дешифратора устанавливаетс  единичный потенциал, а на выбранном - нулевой, который поступает на вход элемента И 5.1. Управл ющий сигнал со входа 7.1 не проходит на выход элемента И 5.1. После начала действи  управл ющего сигнала на выходе элемента ИЛИ 1 содержимое первой ступени счетчика увеличиваетс  на единицу. По окончанию действи  управл ющего сигнала на выходе элемента ИЛИ-НЕ 2 устанавливаетс  единичный потенциал, который поступает на вход синхронизации второй ступени счетчика 3 и разрешает перепись содержимого первой.ступени счетчика на вторую. С выхода дешифратора k запрещающий сигнал поступает на вход элемента И 5.2 группы элементов И. При поступлении (сигнала по входу 7.2 элемент И 5.2 не пропускает его. При отсутствии неисправностей в контролируемом блоке центрального управлени  ни один из входных сигналов не проходит через группу элементов И 5-1 И 5 и триггер 6 остаетс  в состо нии О Поэтому, когда поступает сигнал по входу 7т, дешифратор выработает сигнал Правильно. Если в процессе работы нарушаетс  последовательность сигналов, исчезнет или по витс  лишНИИ сигнал, то на выход соответствующего элемента И группы элементов И 5.1 511 проходит сигнал, который устанавливает триггер 6 в единичное состо ние. Сигнал Ошибка с единицного выхода триггера 6 через элемент ИЛИ-НЕ 2 блокирует вторую ступень сч чика по входу синхронизации второй ступени после окончани  действи  ложного управл ющего сигнала, а на вход синхронизации первой ступени счетчика поступает нулевой потенциал с нулевого выхода триггера.A unit potential is established at the t-1 output of the decoder, and a zero potential is set at the selected one, which is fed to the input of the And 5.1 element. The control signal from input 7.1 does not pass to the output of the element And 5.1. After the start of the control signal at the output of the element OR 1, the content of the first stage of the counter is increased by one. Upon termination of the control signal, the output potential of the OR-NOT 2 element is set to a single potential, which is fed to the synchronization input of the second stage of counter 3 and permits rewriting of the contents of the first step of the counter to the second. From the output of the decoder k, the inhibit signal arrives at the input of the element 5.2 of the group of elements I. When received (the signal at input 7.2, the element 5.2 does not pass it. In the absence of faults in the monitored central control unit, none of the input signals pass through the group of elements 5 -1 and 5 and flip-flop 6 remains in state O Therefore, when a signal arrives at the 7t input, the decoder will generate a signal Correctly. If the signal sequence is disturbed during operation, the signal disappears or the signal disappears, then The corresponding element AND group of elements AND 5.1 511 passes a signal that sets the trigger 6 to one state. The error signal from the unit output of trigger 6 through the element OR-NOT 2 blocks the second stage of the counter at the synchronization input of the second stage after the end of the false control signal and the synchronization input of the first stage of the counter enters the zero potential from the zero output of the trigger.

Двоичный код содержимого счетчика сформированный на шинах группы выходов 9.1 Эр счетчика указывает номер сигнала, после которого сформировалс  сигнал Ошибка. Таким образом , изменение содержимого первой ступени счетчика совмещаетс  по времени с контролем управл ющих сигналов 7.1 - 7гп, что приводит к повышению быстродействи  устройства. Это позвол ет существенно повысить возможности устройства по локализации места отказа в блоке центрального управлени .The binary content code of the counter formed on the output group buses. 9.1 Er of the counter indicates the signal number after which the Error signal was generated. Thus, the change in the contents of the first stage of the counter is combined in time with the control of the control signals 7.1 - 7gp, which leads to an increase in the speed of the device. This makes it possible to significantly increase the ability of the device to localize the fault area in the central control unit.

Claims (2)

1.Авторское свидетельство СССР 399058, кл. И 03 К 5/18, 197.1. USSR author's certificate 399058, cl. And 03 K 5/18, 197. 2.Авторское свидетельство СССР № , кл. G Об F 11/00, 1977 (прототип).2. USSR author's certificate №, cl. G About F 11/00, 1977 (prototype).