SU941905A1 - Device for measuring low-frequency harmonic signal frequency - Google Patents

Description

Изобретение относитс  к электроизмерительной технике и предназначено дл  измерени  частоты низкочастотных гармонических сигналов.The invention relates to electrical measuring equipment and is intended to measure the frequency of low frequency harmonic signals.

Известно устройство дл  измерени  частоты, содержащее два интегратора, квадраторы, блоки делени  и извлечени  корн  .A device for measuring frequency is known, comprising two integrators, quadrants, division and root extraction units.

Недостатком устройства  вл етс  относительно низкое быстродействие.The disadvantage of the device is relatively low speed.

Известно устройство дл  измерени  частоты, содержащее блоки двойного дифференцировани , делени  и извлечени  корн  (2 .A device for measuring frequency is known, comprising blocks of double differentiation, division and extraction of the root (2.

В известном устройстве операци  двойного дифференцировани  производитс  с запаздыванием, что приводит к несинхронности напр жений на входах блока делени  и снижению динамической точности измерени  частоты.In the known device, a double differentiation operation is performed with a time lag, which leads to non-synchronization of the voltages at the inputs of the division unit and a decrease in the dynamic accuracy of the frequency measurement.

Цель изобретени  - повышение динамической точности измерени  частоты .The purpose of the invention is to increase the dynamic accuracy of frequency measurement.

Поставленна  цель достигаетс  тем, что в устройство дл  измерени  частоты низкочастотных гармонических сигналов, содержащее блок двойного дифференцировани  и последовательно соединенные блок делени  и блок извлечени  корн , введены два блока определени  модул , а блок двойного дифференцировани  выпол ,Q нем в виде последовательно соединенных сумматора и двух интеграторов а также инверторы, причем первый вход сумматора  вл етс  входом устройства, выход первого интеграJ5 тора через инвертор соединен со вторым входом сумматора выход второго интегратора соединен с третьим входом сумматора и через первый блок определени  модул  с первым входомThe goal is achieved in that the device for measuring the frequency of low-frequency harmonic signals, containing a double differentiation unit and serially connected dividing unit and a root extraction unit, introduced two modulo determination units, and a double differentiation unit performed, Q in the form of serially connected adder and two integrators as well as inverters, with the first input of the adder being the device input, the output of the first integrator J5 through the inverter is connected to the second input of the adder the second integrator is connected to the third input of the adder and through the first block of determining the module with the first input

20 блока делени , второй вход которого через второй блок определени  модул  соединен с выходом сумматора.20 of the dividing unit, the second input of which is connected to the output of the adder via the second determining unit of the module.

На фиг.1 приведена структурна  схема устройства; на фиг.2 - эпюры напр жений, действующих на выходах блоков.Figure 1 shows the block diagram of the device; Fig. 2 shows plots of stresses acting at the outputs of the blocks.

У(Гтр6йстро содержит блок 1 двойного дифференцировани  включащий сумматор 2, интеграторы 3 и , инвертор 5, блоки 6 и 7 определени  модул , блок 8 делени , блок 9 извлечени  корн .U (Gtr6ystro contains a block 1 of double differentiation including a summer 2, integrators 3 and, inverter 5, blocks 6 and 7 of the module definition, block 8 of division, block 9 of extraction of the root.

Устройство работает следующим образом.The device works as follows.

Анализируемый гармонический сигнал поступает на вход блока 1 двойного дифференцировани , сос то щего из сумматора 2, интеграторов 3 и j и инвертора 5. Передаточна  функци  от входа (вход сумматора 2) до выхода (выход интегратора ) запишетс  в видеThe analyzed harmonic signal is fed to the input of the double differentiation unit 1, consisting of the adder 2, the integrators 3 and j, and the inverter 5. The transfer function from the input (input of the adder 2) to the output (integrator output) is written as

(ру.  (RU.

РЬ где параметры звена и Т могут быт выбраны в желаемом диапазоне путем настройки коэффициентов усилени  бло ков 2j3 и 4 по известным зависимост м . Передаточна  функци  от входа сумматора. 2 до входа интегратора 3 запишетс  в виде г(Р)- :|н.21 Трн-Т р где параметр Т зависит от коэффицие тов усилени  блоков 2, 3 и . Таким образом, св зь между выходом интегратора и выходом сумматора 2 соответствует двойному дифференцированию . Если на выходе интегратора f установились вынужденные колебани  Uj (t) с частотой, равной частоте входного сигнала и амплитудой, определ емой амплитудой выходного сигнала Ад и коэффициентом передачи блока (2) на частоте )} ) АоКДи;ЫиШ1, СЗ) то на выходе сумматора 2 напр жение будет мен тьс  .по закону ..... ( 4) - U2.C-t)-ii; T5AoK-,tci;)siMu;t т.е. строго в противофазе и будет отличатьс  по амплитуде в ) В этом легко убедитьс , поделив (J-z.(-tPb where the parameters of the link and T can be selected in the desired range by adjusting the gains of the blocks 2j3 and 4 according to known dependencies. Transfer function from adder input. 2 to the input of the integrator 3 will be written in the form r (P) -: | n.21 Trn-T p where the parameter T depends on the gain factors of blocks 2, 3 and. Thus, the relationship between the integrator output and the output of adder 2 corresponds to double differentiation. If the integrator Uj (t) oscillates with a frequency equal to the input signal frequency and amplitude determined by the amplitude of the output signal Ad and the transmission coefficient of the block (2) at the frequency}) AoKDi; L1S1, NW) then at the output of the adder 2 the voltage will vary. Under the law ..... (4) - U2.Ct) -ii; T5AoK-, tci;) siMu; t i.e. strictly out of phase and will differ in amplitude. c) This is easily seen by dividing (J-z. (- t

на .Поскольку устройства давлени , оперирующие с напр жени ми одного знака заметно проще устройств , на входы которых подаютс  знакопеременные напр жени , перед операцией делени  ) на введены операции определени  модул  /UaW/и/((4;)/выполн емые блоками 6 и 7. Результат делени  приSince the pressure devices operating with the voltages of the same sign are noticeably simpler than the devices whose inputs are alternating voltages before the division operation), the module / UaW / and / (((4;)) units for determining and 7. The result of division at

этом не измен етс  по величине.this does not change in magnitude.

Выход блока 8 делени  (Ug)таким образом воспроизводит в определенном масштабе величинуThe output of dividing unit 8 (Ug) thus reproduces in a certain scale the value

|Ua.(t)/. .  | Ua. (T) /. .

--Ш--Sh

С5)C5)

С /U4H) IC / U4H) I

где К - коэффициент пропорциональности , определ емый масштабным коэффициентом -блока 8, делени  и выбранной посто нной величиной TO. Блок 9 преобразует выходной сигналwhere K is the proportionality coefficient determined by the scale factor of -block 8, the division and the chosen constant value TO. Block 9 converts the output signal

устройства делени  по зависимости а .(()1уГ (Л) в качестве двойного дифференцирующего звена применено динамическое звено второго пор дка, обладающее сглаживающими свойствами. Возникающее при этом противоречие между необходимой степенью сглаживани  и требованием синхронности сигналов на входах устройства делени  преодолено путем использовани  элементов звена второго пор дка в обеих цеп хделимого и делител . Благодар  такому включению автоматически обеспечиваетс  требуема  синхронность при любых заданных уровн х сглаживани  и при любых частотах входного сигнала . Таким образом, достигаетс  существенное повышение точности измерени  частоты по сравнению с известным в реальных услови х использовани  устройства. Степень сглаживани , а следовательно, и быстродействие устройства могут Дыть выбраны в соответствии с качеством входного сигнала простым изменением коэффициентов усилени  интеграторов. Это  вл етс  также положительным свойством предлагаемой схемы: она может быть легко перенастроена в соответствии,с требуемым показателем динамической точности. Сбыстродействие-точиость.dividing device according to a. (() 1ГГ (Л) dependence as a double differentiating link, a second-order dynamic link with smoothing properties was used. The contradiction between the required degree of smoothing and the requirement of synchronization of signals at the inputs of the division device is arising by using link elements second order in both chains and dividers. Due to this inclusion, the required synchronism is automatically ensured at any given smoothing levels and so on. any frequency of the input signal. Thus, a significant increase in the frequency measurement accuracy is achieved compared to the known conditions of use of the device. The degree of smoothing, and hence the speed of the device, can be selected in accordance with the quality of the input signal by simply changing the integrator gain factors. It is also a positive feature of the proposed scheme: it can be easily reconfigured in accordance with the required dynamic accuracy indicator. Accuracy-accuracy.

Claims (1)

Формула изобретенияClaim Устройство для измерения частоты низкочастотных гармонических сигналов, содержащее блок двойного дифференцирования, и’ последовательно соединенные блок деления и блок извлечения корня, отличающееся тем, что, с целью повышения динамической точности измерения, в него введены два блока определения модуля, а блок двойного дифференцирования выполнен в виде последовательно соединенных сумматора и двух интеграторов, а также инверторы, причем первой вход сумматора является входомA device for measuring the frequency of low-frequency harmonic signals containing a double differentiation unit and a dividing unit and a root extraction unit connected in series, characterized in that, in order to increase the dynamic accuracy of the measurement, two module determination units are introduced into it, and the double differentiation unit is made in in the form of series-connected adder and two integrators, as well as inverters, the first adder input being the input 941905 6 устройства, выход первого интеграто· ра через инвертор соединен со вторым входом сумматора, выход второго интегратора соединен с третьим 5 входом сумматора и через первый блок определения модуля с первым входом блока деления, второй вход которого через второй блок определения модуля соединен с выходом Ю сумматора.941905 6 devices, the output of the first integrator through an inverter is connected to the second input of the adder, the output of the second integrator is connected to the third 5 input of the adder and through the first block definition module with the first input of the division block, the second input of which through the second block definition module is connected to output Yu adder.