SU938277A2 - Multiplexor channel - Google Patents

Description

(54) МУЛЬТИПЛЕКСНЫЙ КАНАЛ(54) MULTIPLEX CHANNEL

Изобретение относитс  к ци4ровой вы числительной технике и может быть использовано дл  ввода - вывода информац в цифровых Вычислительных машинах и системах, в которых св зь устройств с 1фоцессс ом и пам тью осуществл етс  через магистральный канал или общую шину. По основному авт. св. № 752318 известен мультиплексный канал tl, содержащий блок дл  св зи с гфоцессором, первые вход и выход которого  вл ютс  первыми входом и выходом канала, регистр управл ющей инфсзрмации, блок мес ной пам ти, первые вход и выход которого соединены соответственно, с Ьервым выходом и входом регистра управл ющей информации, блок модификации адресов и счета данных, информационный вход ко ffcporo соединен с втсрым выходом регистра управл ющей информации, а выход с вторым входом блока местной пам ти, буферный регистр, блок сохфнжешш с внешними устройствами, первые вход и выход которого соединены соответственно с первыми выходом и входом буферного регистра, блок управлени , первый, второй , третий и четвертый выходы которого соединены соответственно с вторым входом регистра управл ющей информации, третьим входом блока местной пам ти, у1Ч)авл ющим входом блока модификации адресов и счета данных и вторым входом буферного регистра, п тый выход и первый и вторые входы блока управлени  соединены соответственно с вторым входом и выходом блока сопр жени  с внешними устройствами и с третьим выходом регистра управл ющей информации, третьи вход и выход блока сопр жени  с внешними устройствами  вл ютс  соответственно вторыми входом и выходом канала , вторые вход и выход блока св зи с гфоцессором соединены соответственно с первыми выходом и входом регистра команд и состо ний. Второй выход и второй вход которого соединены соответственно с третьим входом и шестым выходом блока управлени , третий и четвертый входы блок св зи с процессором соединены соответственно с выходом блока модификации адресов и счета данных и вьпсодом регистра выходной информации, первый . вход которого соединен с четвертым выходом регистра управл ющей информации, п тый выход которого соединен с третьим выходом блока св зи с процессором и третьим входом буферного регистра, второй выход которого соединен с п тым Входом блока св зи с процессором и третьим входом регистра ущэавл ющей информации , четвертый и п тый входы которого соединены соответственно с четвёр- тым выходом блока св зи с процессс ом и выходом регистра адреса, первый вход которого соединен с п тым выходом блока св зи с процессором, шестой выход ко торого соединен с четвертым входом удоавлени  блока, седьмой, восьмой и дев тый выходы которого соединены соответственно с вторыми входами регистра адреса, регистра выходной информаци и шестым входом блока св зи с щ оцессо ром. Недостаток этого мультиплексного канала состоит в ограниченной области Применени , так как он не позвол ет обеспечить работу с устройствами, под- ,ключенными к радиальным интерфейсам, например, Интерфейсу-Т. Цель изобретени  - расширение облас ти хфименени  мультиплексного канала. Поставленна  цель достигаетс  тем, что в мультиплексный канал введены бло деши(|рации команд, регистр гферываний, блок коммутации и блок формировани  адреса вызова, причем первый вход блока формировани  адреса вызова соединен с первым выходом блока сопр жени  с внешними устройствами, а выход - с четвертым входом буферного регистра, шестым входом регистра управл ющей И1 ормации и первым входом регистра тферываний, выход которого соединен с п тым входом блока управлени , дес тый выход которого соединен с вторыми входами регистра прерываний и блока формировани  адреса вызова и через блок дешифрации команд с п тым входом регистра, третий выход которого соединен с первым входом блока коммутации , rj)yiuia входов и выходов ксугорого  вл етс  гру1шой входов и выходов канала , а второй вход и выход соединены ооответстве1 но с трот1оими выходом и входом блока с:оп{э жонц  с внешними уст.юйстилми. Причем блок фсфмировани  адреса вызова содержит счетчик, элемент И и мультиплексор, информационный вход которого соединен с первым входом блока, второй вход - с выходом счетчика, а выход - с выходом блока и через элемент И - с счетным входом счетчика. Вход сброса которого  вл етс  вторым входом блока. На фиг. 1 представлена блок-схема мультиплексного канала; на фиг. 2 - функциональна  схема блока утфавлени ; на фиг-. 3 - функциональна  схема блока формировани  адреса вызова; . на фиг. 4 функциональна  схема блока модификации адресов и счета данных. Мультиплексный канал содержит блок 1 св зи с процессором, регистр 2 команд и состо ний, регистр 3 адреса, регистр 4 выходной информации, блок 5 управлени , регистр 6 управл ющей информации, блок 7 модификации адресов и счета данных , буферный регистр 8, блок 9 месткой пам ти, блок Ю сопр жени  с внешними устройствами, регистр 11 прерываний , блок 12 формировани  адреса вызова , блок 13 дешифрации команд, блок 14 коммутации. В регистре 2 команд и состо ний зфан тс  код команды ввода - вывода, признак готовности, признак результата и обобщенный гфизнак прерывани . Регистр 3 адреса содержит регистры адреса внешнего устройства (ВУ) и буферный регистр адреса первого командного слова канала (КСК). Регистр 4 выходной информации состоит из регистров слова состо ни  канала и кода прерывани . Регистр 6 управл ющей информации содержит регистры дл  хранени  адреса КСК, адреса ВУ, кода операции, фиксированный символ, адрес данных, управл ющие призн 1ки, счет порции и счет данных. Регистр 8 содержит регистры шин устройства и щин блока (канала). Регистр 11 15 ерываний гфедставл ет собой регистр, разр ды которого хран т признаки прерываний от соответствующей оптации ввода - вывода. Блок 5 утфавлени  содержит регистр 15адреса микрокомаады, дешифратор 16микрокоманды и узел 17 шифрации микроопераций, который кюжет быть выполнен в виде комбинационной схемы или пам ти (фиг. 2). Блок 12 фс мировани  адрес;а вь1зова осуществл ет последовательный oitijtx; линий радиального интерфейса, форМ1фует ащрес ВУ и состоит из счетчика 18, мультиплексора 19 и элемента И 2О (фиг. З). Блок 13 дешифрации команд осуществл ет дешифрацию кодов Команд и преобразует их дл  радиального интерфейса, а блок 14 осуществл ет коммутацию линий радиального интерфейса. Блок 7 модификации адресов и счета данных содержит регистры 21-24 и коммутатор 25 адреса (фиг. 4) Мультиплексный канал работает следу ющим образом. Мультиплексный канал управл етс  командами Начать ввод - вывод, Про верить ввод - вывод, Остановить ввод ВЫВ.ОД, Проверить канал, Сброс, Звонсж, Диагностика и Сброс сиотемы .Работа мультиплексного канала запускаетс  в результате последоваггельны операций в магистральном канале. При задании команды Начать ввод - вывод 1)ОЦессор (не показан) загружает через блок 1 в рзегистр 3 а/фес первст о КСК и адрес ВУ (не показано), а в регистр 2 - код команды. При этом блоком 5 сбрасываетс  признак готовности в регистре 2. Код команды с выхода регистра 2 поступает на вход блока 5. По окончании текущего цикла передачи данных кацал освобождаетс , КСК и адрес ВУ записываютс  из регистра 3 в регистр 6, блок 5 вьщает сигнал, запускающий последовательность выборки блоком 1. КСК из оперативной пам ти (не показана ) передаетс  в регистр 6 в режиме jpHMoro доступа. КСК состоит из 64 (О-63) ( О-4 код оп эацин пр иведены в списке команд Инггерфейса-Т,разр ды 5-12 - фиксированный символ, адрес данных, 32-f38 - флажки, 32 - . зацепление по команде при заверщании КСК по байку состо ни  Указание, 33 зацепление по команде, 34 - подавление индикации неверной длины, 35 - переход в канале, 36 - программно-у1ф 1Вл емое прерывание, 37 - режим взаимодействи  с устройством (мультиплексный монопольный), 38 - окончание пр фиксированному символу, 44-47 - количество байтов, передаваемых за одно обращение к ВУ в мультиплексном режиме, 48-63 счет данных. В гфоцессе выборки КСК блок 7 мод . фицирует адрес КСК. Дл  обращени  к ВУ в блок 8 под г управлением блока 5 записываютс  код операци  к адрес ВУ, которые посредствЬМ блоков 1О и 14 вьщаютс  в радиальный интерфейс (натфимер, интерфейс Т). Блок 5 устанавливает в регистре 2 признак результата, отражающий возможность вьшолнени  операции ввода - вывода 1ФИ текущих состо ни х канала, подканала и ВУ. С установкой признаков .результата восстанавливаетс  Щ)изнак готовности в регистре 2. Дл  устройств, требующих врем  на , подготовку к передаче данных (отвечающих 1ФИ выборке байтом состо ни  Готов/Зан т ), управл юща  информаци  Данной операции ввода - вывода за писываетс  в соответствующую  чейку блока 9 и средства канала освобождаютс . Очередной цикл передачи данных запуска етс  сигналом Вызов от ВУ. В блоке 12 формируетс  адрес ВУ кчерез блок 11 выдаетс  сигнал блоку 5, который записывает в регистр 6 адрес ВУ. Полученный адрес используетс  дл  выборки управл ющей информации из блока 9 в регистр 6. По, управл ющему сигналу блока 5 в блоке 13 формируетс  код команды Вьщать состо ние и вместе с адресом ВУ, гфан щемс  в блоке 12, записываетс  в регистр 8 дл  передачи ВУ через блок 1О. Сигнал с выхода блока 10 поступает в блок 14, который подключает соответствующие линии интерфейса Т, выбс охфедел етс  адресом ВУ, ;фан щемс  в буферном регистре 8. При получении от ВУ байта состо ни  Продолжение мультиплексный канал к передаче данных в режиме хф мого доступа. При операции Ввод байт данных от ВУ через блоки 14 и Ю загружаетс  в регистр 8. Блок 5 вьщает в блок 1 сиг нал, запускающий операцию записи на магистральном канале. В режиме хф мого доступа байт данных из регистра 8 загружаетс  в оперативную пам ть по адресу, хран щемус  в регистре 6. После этого по сигналу, поступившему от блока 5, блок 7 модифицирует адрес данных, счет байтов и счет порций. Вьшолнение каналом оптации Вывод осуществл етс  аналогично вьшолнению операции Ввод. Количество байтов, передаваемых за один цикл св зан с ВУ, определ етс  блоком 5 по признакам монопольностн КСК (разр д 37) и счета порции - КСК (разр ды 44т47) в регистре 6. В мул1 типлексном режиме канал не отпускает ВУ на BpeMsi передачи количества байтоа , указанных, в счете порций. В монополыюм режиме св зь с ВУ сохран етс  на врем  передачи всего массива щж отсутствии условий отключени  как в самом канале, так и в ВУ. Операци  Ввод может окончитьс  1ФИ наличии признака останова по фикси ровашюму символу (38-й разр д КСЖ) если переданный байт от ВУ совпадает с фикофованным символом КСК (разр ды 5-12). В ipouecce вьшалнешш операции Вво вывод канал выполн ет зацепление по команде при наличии соответствуюишх условий в регистре 6. Блок 5 выдает сигнал, по которому блок 1, осуществл ет чтение очередного КСК из оперативной пам ти в регистр 6 в режиме щз мого доступа. Операци  ввода - вывода щю должаетс  с даш1ым ВУ под управлением нового КСК. Дл  обеспечени  реакции щюграммы канала на различные модификации байта состо ни  Указание при устешовленном 32-м разр де КСК зацеплени  по Указанию , в блоке 7 осуществл етс  дополнительна  модификаци  адреса КСК на число, кратное количеству,нулей до первого модификатора после , определ ющих байт состо ни  Указание Дл  запуска команд Сброс или Звонок процессор устанавливает адрес ВУ и код команды соответственно в регистры 3 и 2. Блок 5 анализирует режим работы (37-й разр д КСК) канала с текуишм ВУ в регистре 6. Если мультиш1екснь1й канал зан т операцией ввода - вьюода с ВУ в мультиплексном режиме, по окончании очеред ного цикла работы,в блоке 12 под управ лением блока 5 форм1фуетс  код команды Сброс или Звонок, который передаетс  в регистр 8 и вместе с адресом ВУ, полученным через регистр 6 от регистра 3, вьщаетс  ВУ через блоки Ю и 14. При этом даш1ый подканал очищаетс . Если мультштексный канал работает в MOHonojibjioM режиме и адрес рабоггающего ВУ совпадает с адресом ВУ в регистре 3, кк нопапьный режим обрасываетс  и операци  ввода - вывода пре кращаетгс . При несов11аде1ши адресов в регист1)е 2 устш1авлиппетс  признак результата, указывающий но недоступность ВУ. KoMaiwa Диагностика rijiji работе мультиплокгиого кпнлл.ч ( ВУ в мульгтиплексном режиме не измен ет состо ни  канала и адресуемого подканала, а полученный от ВУ диагностический байт помещаетс  в регистр 4. Если мультиплексный, канал работает в монопольном режиме,. по команде Диагностика в регистре 2 устанавливаетс  признак результата, указывающий на недоступность ВУ. Команда Остановить ввод - вывод 1ФИ работе мультиплексного канала в монопольном режиме сбрасывает текущую монопольную операцию. Если мультиплексный канал зан т операцией ввода - вьшода с ВУ в мультиплексном режиме и получена команда Остановить ввод - вывод по окончании текущего цикла работы с ВУ, в блоке 12 под управлением блока 5 формируетс  код команды Вьщать состо ние,. который передаетс  в регистр 8 и вместе с адресом ВУ, полученным через регистр 6 от регистра 3, выдаетс  ВУ через блоки Ю и 14. По получении ответа от ВУ под угфавлением блока 5 св зь с ВУ прерываетс . После окончани  передачи данных или при изменении состо ни  В У (например из Зан т в Готов ) под уравлением блока 5 в репютре 11 по адресу ВУ устанавливаетс  соответствующий разр д признака прерывани , а также обобщенный признак прерывани  в регистре 2. Прин тый состо ний от ВУ записываетс  в регистре адреса данных в регистре 6, который освободилс  от выполнени  основных функций. С выхода регистра 2 обобщенный {фианак прерывани  поступает на вход блока 1, который формирует запрос на прерывание в магист ральном канале. За1фос на прерывание ффм1фуетс  блоком 1 также н rtpn алпаратньк ошибках, возникших в мульти- плексном канале. При обслуживании прерывани  процессор чероз блок 1 ч|ггает содержимое регистра 2 и анализ ует гричину прерьшани . При обработке-прерывани  процессор через блок 1 выдает ответный сигнал, по которому блок 5 срганизует в регистре 4 фсрмировшше слова состо ни  канала и кода прерывани  дл  операции ввода - вывода, соответствующей прюнаку гф ывшш  в регистре 11, по которому был сформирован запрос, на прерывание. По окогсчании формировтш  слова состо  ш  канала и кода прерывани  блок 5 сбрасывает соответствующий в pexiicTi e .1. J и устанавливает признак ГОТОРИССТИ в рогистре 2. При наличии в регистре И других признаков прерываний от ВУ блок 5 вновь устанавливает в регистре 2 пртлзнак. обобщенного прерывани . Эта процедура продолжаетс  до сброса всех разр дов в регистре 11.The invention relates to digital computing technology and can be used for input-output information in digital computing machines and systems in which devices with 1-process communication and memory are connected via a trunk channel or a common bus. According to the main author. St. No. 752318 a multiplex channel tl is known, containing a block for communication with a hpsocessor, the first input and output of which are the first input and output of the channel, the control information register, the memory block, the first input and output of which are connected respectively to the first output and the control information register input, the address modification and data counting unit, the information input to the ffcporo is connected to the output output of the control information register, and the output to the second input of the local memory block, the buffer register, the save unit with external devices Properties, the first input and output of which are connected respectively to the first output and input of the buffer register, the control unit, the first, second, third and fourth outputs of which are connected respectively to the second input of the control information register, the third input of the local memory unit the input of the address modification and data counting unit and the second input of the buffer register, the fifth output and the first and second inputs of the control unit are connected respectively with the second input and output of the interface unit with external devices and with the third im register output control information, a third input and output interface block with the external devices are respectively the second inlet and outlet channel, the second input and output communication with gfotsessorom unit are connected respectively to the first output and the input instruction register and conditions. The second output and the second input of which are connected respectively to the third input and the sixth output of the control unit, the third and fourth inputs of the communication unit with the processor are connected respectively to the output of the address modification and data counting unit and output data register, the first one. the input of which is connected to the fourth output of the control information register, the fifth output of which is connected to the third output of the communication unit with the processor and the third input of the buffer register, the second output of which is connected to the fifth input of the communication unit with the processor and the third input of the control information register The fourth and fifth inputs of which are connected respectively to the fourth output of the communication unit with the process and the output of the address register, the first input of which is connected to the fifth output of the communication unit with the processor, the sixth output of which oedinen udoavleni to fourth input unit, seventh, eighth and ninth outputs of which are connected respectively to the second inputs of the address register, the register output data and the sixth input of the communication unit with n otsesso set. The disadvantage of this multiplex channel lies in the limited area of application, since it does not allow to work with devices connected to radial interfaces, for example, Interface-T. The purpose of the invention is to expand the domain of the multiplex channel. The goal is achieved by the introduction of block deches (| command radios, registers, switching unit, and call address generation unit), the first input of the call address generation unit being connected to the first output of the interface unit with external devices, and the output from the fourth input of the buffer register, the sixth input of the register of the control I1 memory and the first input of the register of drifting, the output of which is connected to the fifth input of the control unit, the tenth output of which is connected to the second inputs of the register is interrupted of the call address generation unit and through the command decryption unit with the fifth register input, the third output of which is connected to the first input of the switching unit, rj) yiuia of the inputs and outputs of the coaxial channel, and the second input and output are connected respectively with the entrance and the entrance of the block with: op {e zhonts with external mouths. Moreover, the fsfmirovaniya address of the call contains a counter, the element And the multiplexer, the information input of which is connected to the first input of the block, the second input - with the output of the counter, and the output - with the output of the block and through the element And - with the counting input of the counter. The reset input is the second input of the block. FIG. 1 is a block diagram of a multiplex channel; in fig. 2 - functional block diagram of the unit; in fig-. 3 is a functional block diagram of the formation of a call address; . in fig. 4 is a functional block diagram of address modification and data counting. The multiplex channel contains a block 1 of communication with a processor, a register of 2 commands and states, a register of 3 addresses, a register of output information, a block of control 5, a register of control information 6, a block of address modification and data counting, a buffer register 8, block 9 memory location, interface unit U with external devices, interrupt register 11, call address generation unit 12, command decryption unit 13, switching unit 14. In the register of 2 commands and states, the code of the I / O command, the sign of readiness, the sign of the result and the generalized interrupt symbol. Register 3 addresses contains the external device address registers and the buffer address register of the first channel control word (CSC). Output register 4 consists of channel status word registers and interrupt code. The control information register 6 contains registers for storing the SSC address, the slave address, the opcode, a fixed character, the data address, the control 1k, the chunk count, and the data count. Register 8 contains the device bus registers and unit (channel) busbars. Register 11–15 matches a register, the bits of which store signs of interruptions from the corresponding input / output option. Unit 5 contains the register of the micro-address address, the decoder 16 of the micro-command and the micro-encryption node 17, which can be executed as a combinational circuit or memory (Fig. 2). The unit 12 is configured to address; and, besides, it implements sequential oitijtx; lines of the radial interface, forms the ASUCHES VU and consists of the counter 18, the multiplexer 19 and the element And 2O (Fig. 3). The command decryption unit 13 decrypts the command codes and converts them for the radial interface, and the unit 14 performs the switching of the radial interface lines. Block 7 of modification of addresses and data counting contains registers 21-24 and address switch 25 (FIG. 4). The multiplex channel works as follows. The multiplex channel is controlled by the commands Start I / O, Check I / O, Stop Input OUT, Check Channel, Reset, Zvonzh, Diagnostics and Reset Syotema. The multiplex channel is started as a result of sequential operations in the trunk channel. When specifying the Start I / O command, 1) OTsessor (not shown) loads, through block 1, the FCC 3 A / FES first XC and the address of the VU (not shown), and into Register 2, the command code. In this case, block 5 resets the readiness sign in register 2. The command code from the output of register 2 is fed to the input of block 5. At the end of the current data transfer cycle, the cacal is released, the SSC and the address of the slave are recorded from register 3 to register 6, and block 5 outputs a signal triggering the sampling sequence by the block 1. The SSC from the main memory (not shown) is transmitted to register 6 in the access jpHMoro mode. KSK consists of 64 (O-63) (O-4 code op aacin is shown in the list of Ingerface-T commands, bits 5-12 are a fixed symbol, data address, 32-f38 are flags, 32 are. KSK termination based on a state bike Note, 33 gearing on command, 34 - suppression of indication of incorrect length, 35 - transition in the channel, 36 - software-1f 1 Enabled interrupt, 37 - interaction mode with the device (multiplex exclusive), 38 - end of pr fixed symbol, 44-47 - the number of bytes transmitted during a single call to the slave in the multiplex mode, 48-63 counts are given In the HCP sampling process, block 7 modicses the CSC address. To access the slave, in block 8, under the control of block 5, the operation code is written to the address of the slave, which through the block 1O and 14 are inserted into the radial interface (type, interface T). Unit 5 establishes in Result 2 a result sign reflecting the possibility of performing an input / output operation 1FI for the current states of the channel, subchannel and WU. With the installation of the signs, the result is restored U) from readiness in register 2. For devices that require time for data transfer (corresponding to 1FI byte sampling by the Ready / Zan state), the control information of this input-output operation is written into the corresponding cell of block 9 and the channel means are released. The next data transfer cycle is triggered by a call signal from the slave. In block 12, the address of the slave is generated. Through the block 11, a signal is output to the block 5, which writes the address of the slave to the register 6. The resulting address is used to fetch control information from block 9 to register 6. According to the control signal of block 5, block 13 generates a code for the state command and together with the address of the slave, which is received in block 12, is written to register 8 for transmitting WU through block 1O. The signal from the output of block 10 enters block 14, which connects the corresponding lines of the interface T, selects the address of the slave, fan in the buffer register 8. When the byte from the slave is received, the Continue multiplex channel is transmitted to the xy data access mode. In the operation Input of data bytes from the slave unit through blocks 14 and 10 is loaded into register 8. Block 5 enters into block 1 a signal that starts a write operation on the trunk channel. In the xmmo access mode, the data bytes from register 8 are loaded into the operational memory at the address stored in register 6. After this, the signal from block 5, block 7 modifies the data address, byte count, and chunk count. The channel execution is optional. The output is carried out similarly to the execution of the Input operation. The number of bytes transmitted in one cycle is associated with the VU, determined by block 5 on the basis of the monopolistic KSK (bit 37) and billing counts - KSK (bit 44t47) in register 6. In multiplex mode, the channel does not release the VU on BpeMsi transmission the number of bitoas specified in the counting portions. In monopoly mode, the communication with the VU is preserved for the time of transmission of the entire array, with the absence of disconnection conditions both in the channel itself and in the VU. The Input operation can end with the presence of a stop sign on a fixed rowash symbol (38th bit of the CSR) if the transmitted byte from the VU coincides with the fikofovanny KSK symbol (bit 5-12). In the ipouecce high-level operation, the input and output channel performs an interlocking upon command in the presence of the corresponding conditions in register 6. Block 5 generates a signal on which block 1 reads the next XK from the main memory to register 6 in real-time access mode. The input-output operation must be done with this slave under the control of a new KSK. To ensure the response of the channel fragments to various modifications of the status byte, when the XK mesh of the 32-tier hooked up as specified, indicated in block 7, the XK address is additionally modified by a number multiple of the number of zeros before the first modifier after the defining status bytes Note To start the Reset or Call commands, the processor sets the slave address and the command code to registers 3 and 2, respectively. Block 5 analyzes the operation mode (37th bit of the KSK) of the channel with the current slave in register 6. If the multi-channel is busy an input-view operation with a VU in multiplexed mode, at the end of the next cycle of operation, in block 12, under control of block 5, the code for the Reset or Call command is sent, which is transmitted to register 8 and together with the address of the control unit received via register 6 from register 3 , enters the VU through blocks Yu and 14. At the same time, the sub-channel is cleared. If the multistex channel works in MOHonojibjioM mode and the address of the working slave matches the address of the slave in register 3, the knob mode is surrounded and the input-output operation is terminated. If there are no addresses in registra1) e 2, the result is a sign indicating the unavailability of the VU. KoMaiwa Diagnostics rijiji operation of multiplex cpcnl.ch (WU in the multiplex mode does not change the state of the channel and the addressed subchannel, and the diagnostic byte received from the WU is placed in register 4. If multiplex, the channel works in exclusive mode, by command Diagnostics in register 2 a result indication is set indicating the unavailability of a VU. The Stop I / O command for the multiplex channel in monopole mode resets the current exclusive operation. If the multiplex channel is occupied by the input operation - The output from WU is in multiplexed mode and the Stop I / O command is received at the end of the current work cycle with WU, in block 12, under the control of block 5, the command state is set to Write, which is transmitted to register 8 and together with the address of WU obtained through register 6 from register 3, the VU is outputted through the blocks Yu and 14. Upon receipt of a response from the VU, the communication with the VU is interrupted under the prefavleniyu of block 5. After the data transfer is completed or when the state changes, VU (for example, from Zan to Ready) under the block 5 in reputire 11 at the address of VU is installed the corresponding bit of the interrupt flag, as well as the generic interrupt flag in register 2. The received state from the slave is recorded in the data address register in register 6, which is free from basic functions. From the output of register 2, the generalized {interrupt fianak enters the input of block 1, which forms an interrupt request in the trunk channel. The interrupt for the interruption of the ffm1 by block 1 is also on rtpn additional errors that have occurred in the multiplex channel. When servicing an interrupt, the processor of the Cheroz is a block of 1 h | the contents of register 2 and the analysis of the output of the grins. When processing-interrupting, the processor, via block 1, generates a response signal, according to which block 5 organizes in register 4 the channel words and interruption code words for the input-output operation corresponding to the interrupt request register 11 in the register 4. . On finishing the word channel state and interrupt code, block 5 resets the corresponding to pexiicTi e .1. J and sets the sign of GOTORISSTI in the driver 2. In the presence of the register and other signs of interruptions from WU unit 5 again sets in the register 2 prtlznak. generalized interrupt. This procedure continues until all bits in register 11 are cleared.

При сброшенном признаке готовности в регистре 2 мультиплексного канала вьщача процессором команд мультиплексному каналу запрещена.If the readiness indication is cleared in register 2 of the multiplex channel, the processor will not allow multiplex channel commands.

Формирование микрокоманд в блоке 5 осуществл етс  следующим образом.The formation of microinstructions in block 5 is carried out as follows.

В зависимости от содержимого адреса микрокоманд в регистре 15 возбуждаетс  один из выходов дешифратора 16, который соединен с узлом 17, комбинационна  схема которого образует адрес следующей микрокоманды и запускает выполнение микрооперации. Выполнение той или иной микрооперации на данном адресе микрокоманды зависит от условий (сигналов, поступающих от других блоков мультиплексного канала). В зависимости от этих условий и в соответствии с за- . ложенным алгоритмом блок 5 формирует сигналы, угфавл ющие работой .остальных блоков канала. Работа регистра 15 адресй микрокоманд и узла 17 синхрониз1фуес  импульсами от генератсров С1 в С2.Depending on the contents of the microinstruction address in register 15, one of the outputs of the decoder 16 is excited, which is connected to the node 17, whose combinational circuit forms the address of the next microcommand and starts the execution of the microoperation. The execution of a micro-operation at a given micro-command address depends on the conditions (signals coming from other multiplex channel units). Depending on these conditions and in accordance with the pro-. In accordance with the algorithm, block 5 generates signals that make the rest of the channel blocks work. The work of the register 15 address microinstructions and node 17 synchronization with pulses from the generators C1 to C2.

Блок 7 модификации адресов, счета данных и счета порций состоит из счетных регистров, собранных на реверсивных счетчиках.Block 7 modification of addresses, data counting and counting portions consists of counting registers collected on reversible counters.

В процессе работы мультиплексного канала содержимое счетных регистров 21-24 модифицируетс  под ущ авлеш1ем сигналов модификации адреса и счета (МОДАС) и модификации адреса команды (МОДАК), поступающих от блока 5 на счетные входы регистров. Причем содержумое регистра 22 адреса данных ys&f личиваетс , а содержимое регистров 2,3 и 24 дчета данных и счета порций умёньщаетс . При обнулении 1 егистра 23 счета данных или регистра 24 счета порции в блок 1 вьздаютс  соответствующие сигналы ( и ), которые ощ едел ют дальнейшую работу мультиплексного канала (ц едача массива данных завершена или передача порции данных зе1вершна ).Коммутатс 25 предназначен дл  переключени  регистров 21 к 22 под управлением блока 5.In the course of operation of the multiplex channel, the contents of the counting registers 21-24 are modified under the gate of the signals of the modification of the address and the count (MODAS) and the modification of the address of the command (MODAC) received from block 5 to the counting inputs of the registers. Moreover, the content of the register 22 of the data address ys & f is lost, and the contents of the registers 2,3 and 24 of the data and counting of the portions are reduced. When resetting 1 of the data count register 23 or the portion account register 24, the corresponding signals (and) are sensed in block 1, which further drive the multiplex channel (the data array is completed or the data portion is transmitted). Switch 25 is intended for switching registers 21 to 22 under control of block 5.

При КСК в блок передаетс  адрес из регистра 21 - адрес командного слова канала, а щэи передаче данных из регистра 22 - адрес данных.In the CSC, the address from register 21 is transmitted to the block — the address of the channel command word, and the data transfer from register 22 is the address of the data.

В блоке 12 на мультиплексоре 19In block 12 on the multiplexer 19

осуществл етс  последовательный опрос состо ний интерфейсных шин (ШИН-У) посредством изменени  адрюса, поступающего с выхода счетчика 18. Пр  обнаружении сигнала вызова на выходе мультиплексора 19 по вл етс  сигнал, блокирующий последующую модификацию счетчика . При этом в счетчике 19 фиксируетс  адрес вызова.A serial interrogation of the interface bus (SHIN-U) state is carried out by changing the address coming from the output of counter 18. Upon detecting a call signal, the output of multiplexer 19 is a signal that blocks the subsequent modification of the counter. In this case, the counter 19 records the address of the call.

Таким образом предложенный мультиплексный канал благодар  введению новых блоков дает возможность подключать внешние устройст1ва с радНальным интерфейсом к системе, где взаимосв зь между блоками осуществл етс  с помощью магистрального канала или ббщей щины.Thus, the proposed multiplex channel, due to the introduction of new units, makes it possible to connect external devices with a radio interface to the system, where the interconnection between the units is carried out using a trunk channel or a wide area.

Claims (2)

1. Мультиплексный канал по авт. св. . № 752318, о т л и ч а ю щ и и с   тем, что, с целью расш1фени  области грименени  канала, в него введены блок дешифрации команд, регистр ферываний) блок коммутации и блок форм{фоваш1  адреса вызова, гфичем первый вход блока формировани  адреса вьиэова соединен с первым выходом блока со1ф жени  с внешними устройствами, а выход - с четвертым входом буферного регистра, шее-. тым входом регистра у1фавл ющей информации и первым входом регистра Щ}ерываний , выход которого соединен с п тым входом блока управлени , дес тый выход которого соединен с вторыми входами регистра прерываний и блока формировани адреса вызова и через блок деишфраиии команд с п тым входом буферного регистра , третий выход, которого соединен с первым входом блока коммутации, группа входов и выходов которого  вл етс  группой входов и выходов канала, а втсрой вход и выход соединены соответственно с третьими выходом и входом блока сотф жени  с внешними устройствами.1. Multiplex channel auth. St. . No. 752318, that is, so that, in order to expand the channel area, a command decryption unit, a register of turns are entered) a switching unit and a form block {call address1 address, the first input of the generating unit The address of the viyeov is connected to the first output of the co-operation unit with external devices, and the output to the fourth input of the buffer register, the neck. the fifth input of the register of alphanumeric information and the first input of the register U} of interruptions, the output of which is connected to the fifth input of the control unit, the tenth output of which is connected to the second inputs of the interrupt register and the call address generation unit and through the fifth input of the buffer register The third output, which is connected to the first input of the switching unit, the group of inputs and outputs of which is a group of inputs and outputs of the channel, and the second input and output are connected respectively to the third output and input of the control unit with external devices. 2. Канал по п. 1, отличающийс  тем, что, блок форм1фовани  адре са вызова содержит счетчик,.элемент И и мультиплексор, информационный вход2. Channel according to claim 1, characterized in that the call address addressing unit contains a counter, an And element and a multiplexer, an information input bto|xiro соединен с первым jaxcnoM блока , аферой вход - с Ььлодом счетчика, а Выход - с выходом блока и черев элеMfeirr с счетным входом счетчика, вход ; сброса которого  вл етс  вторым входом блока. bto | xiro is connected to the first block of jaxcnoM, the input scam is with the counter meter, and the output is with the block output and through the Mfeirr counter with the counter input, the input; the reset of which is the second input of the block. Источники информации, 1фин тые во внимание при экспертизеSources of information, 1finye in attention during the examination 1. Авторское свидетельство СССР № 752318, кл. G 06 F 3/О4, 1978 (гфототип). 1. USSR author's certificate No. 752318, cl. G 06 F 3 / O4, 1978 (phototype). От fci. и.9.Ю.ПFrom fci. and 9.Y.P. ЛС1LS1 тt f K8Alr,6il3 Пf K8Alr, 6il3 P