SU930716A1 - Device for receiving-transmitting information with solving feedback - Google Patents

Description

(5) УСТРОЙСТВО ПРИЕМА-ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ С РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ(5) RECEIVE-TRANSFER DEVICE DISCRETE INFORMATION WITH SOLUTION FEEDBACK

1 , ,. . one , ,. .

Изобретение относитс  к радиотехнике и может использоватьс  при построении аппаратуры передачи данных.The invention relates to radio engineering and can be used in the construction of data transmission equipment.

Известно устройство приема-передачи дискретной информации с решающей обратной св зью, содержащее на передающей стороне последовательно соединенные буферный накопитель, стартстопный распределитель, блок регистров, синхронный распределитель , элемент ИЛИ и кодер, последовательно соединенные приемник сигналов обратной св зи и блок управлени  , выходы которого подключены к соответствующим входам буферного накопител , стартстопного распределител  и синхронного распределител , а также П -разр дный накопитель,первый вход которого объединен со входом кодера, на приемной сторойе объединенные по первому входу к-разр дный накопитель и блок обнаружени  ошибок, выходы которого подключе ны к соответствующим входам первогоA discrete information receiving and transmitting device with a decisive feedback is known, containing on the transmitting side serially connected buffer storage, start / stop distributor, register unit, synchronous distributor, OR element and encoder, serially connected feedback signal receiver and control unit, the outputs of which are connected to the corresponding inputs of the buffer accumulator, the start-stop distributor and the synchronous distributor, as well as the P-discharge memory, the first input of which is of the connections to the input of the encoder, for receiving the combined storoye the first entry to the drive-bit error detection block and whose output is connected to the corresponding inputs us first

элемента И, второй выход блока обнаружени  ошибок подключен ко -входу передатчика сигналов обратной св зи, а третий выход блока обнаружени  ошибок подключен ко входу буферного накопител  через последовательно соединенные блок управлени , второй эле мент И и элемент ИЛИ, причем второй выход блока управлени  подключен к первому входу синхронного распре10 делител , а также .пнакопителей П1«element II, the second output of the error detection unit is connected to the input of the feedback signal transmitter, and the third output of the error detection unit is connected to the input of the buffer accumulator via the serially connected control unit, the second element AND and the OR element, and the second output of the control unit is connected to the first input of the synchronous distributor, as well as the P1 storage devices

Однако пропускна  способность этого устройства невелика.However, the bandwidth of this device is small.

Цель изобретени  - увеличение пропускной способности устройства.The purpose of the invention is to increase the capacity of the device.

1515

Поставленна  цель достигаетс  тем, что в известном устройстве на передающей стороне выход п-разр дного накопител  подключен к другому вхоjg ду элемента ИЛИ, а ко второму и третьему входам п-разр дного накопи тел  подключены соответствующие выходы блока управлени , а на прием- ной стороне введены п-1 элементов ИЛИ и п дополнительных элементов И, при этом выход первого дополнительного элемента И подключен к информационному входу первого из п накопителей , а выходы (TV1) 1дополнительных элементов И подключены к первым входам соответствующих () элементов ИЛИ, вторые входы которых объединены с соответствующими входами синхронного распределител ,и подключены к выходам соответствующих накопителей , другие выходы которых подключены к соответствующим входам синхронного распределител ,, при этом управл ющие входы h накопителей объединены и подключены к третьему выходу блока управлени , другие выходы кото рого подключены к первым входам п дополнительных элементов И, вторые входы которых объединены, второй вход первого дополнительного элемента И 1подсоединен1, к выходу первого элемента И, а второй вход п дополнительного элемента И подключен ко вто рому входу второго элемента И, ко второму и третьему входам элемента ИЛИ подключены выход синхронного рас пределител  и выход п-го накопител  соответст-венно. На чертеже дана структурна  элект рическа  схема предлагаемого устройства приема-передачи дискретной информации с решающей обратной св зью. Устройство содержит на передающей стороне 1 кодер 2, п-разр дный накопитель 3 приемник сигналов обратной , св зи, блок 5 управлени , олемен ИЛИ 6, синхронный распределитель 7, блок 8 регистров, стартстопный распределитель 9 и буферный накопитель 10, а на приемной стороне 11 - к-раз р дный накопитель 12, блок 13 обнаружени  ошибок, передатчик И сигналов обратной св зи, блок ,15 управлени , первый 16 и второй 1j7 элементы И п дополнительных элементов И 18-20 элемент ИЛИ 21, дополнительные элементы ИЛИ 22 и 23, п накопителей 24-26, синхронный распределитель 27, буферный накопитель 28, причем-передающа  и приемна  стороны 1 и 11 св  заны каналами 2Э и 30 пр мой и обрат ной св зи., Устройство работает следующим образом . . I . Передача начинаетс  с заполнени  регистров блока 8 к-элементными комбинаци ми через буферный накопитель 10 и стартстопный распределитель 9, осуществл ющий распределение комбинаций по регистрам блока 8. После заполнени  регистров блока 8 начинаетс  последовательна  передача к-элементных.комбинаций через синхронный распределитель 7, начина  с комбинации, имеющей первый условный номер, затем передаетс  комбинаци  , имеюща  второй условный номер и т. д. Кажда  комбинаци  с выхода синхронного распределител  7 через элемент ИЛИ 6 записываетс  в 1-й регистр п-разр дного накопител  3 и одновременно кодируетс  в кодере 2, после чего через канал 29 информационные элементы записываютс  в к-разр дный накопитель 12. Одновременно все)П элементов комбинаций поступают в блок 3, где по каждой комбинации принимаетс  одно из двух решений: выдача информационной части комбинации через первый элемент И 16 или в приемник сообщений, (на чертеже не показан ) Или в. накопители или ее стирание. При этом передатчик И посылает сигнал Подтверждение или Запрос. В первом случае осуществл етс  передача очередной комбинации , во втором - повторение-этой же комбинации из п-разр дного накопител  3При передаче 1-й комбинации она записываетс  блоком 5 в первый регистр п-разр дного накопител  3, при передаче второй, перва  управл ющим сигналом переписываетс  во второй регистр, а в первый записываетс  втора  комбинаци  и т.д. Таким образом, при передаче Ь комбинаций будет иметь место поочередна  запись каждой из них в первый регистр с последующим переписыванием из.регистра в регистр управл ющим сигналом с блока 5. Сигналы о результатах приема каждой кодовой комбинации поступают в приемник Ц, причем сигнал о результатах приема первой комбинации поступает через врем , равное передаче h комбинаций. X этому моменту перва  комбинаци  в п -разр дном накопителе 3 будет переписана блоком 5 в h-й регистр. В случае правильного приема первой, комбинации по сигналу Подтверждение блок 5 стирает информацию в этом регистре,.что свидетельствует о безошибочном приеме первой комбинации, и осуществл ет пер дачу следующей комбинации из буферного накопител  10.The goal is achieved by the fact that in a known device on the transmitting side, the output of the n-bit accumulator is connected to another input of the OR element, and the second and third inputs of the n-type accumulator are connected to the corresponding outputs of the control unit. n-1 elements OR and n additional AND elements are entered, the output of the first additional AND element is connected to the information input of the first of n drives, and the outputs (TV1) of 1 additional AND elements are connected to the first inputs of the corresponding () OR elements, the second inputs of which are combined with the corresponding inputs of the synchronous distributor, and connected to the outputs of the respective accumulators, the other outputs of which are connected to the corresponding inputs of the synchronous distributor, while the control inputs h of the accumulators are combined and connected to the third output of the control unit, others the outputs of which are connected to the first inputs n of additional elements AND, the second inputs of which are combined, the second input of the first additional element AND 1 is connected1, to the output of the first About the And element, and the second input p of the additional And element is connected to the second input of the second element AND, the second and third inputs of the OR element are connected to the output of the synchronous distributor and the output of the nth drive, respectively. The drawing shows the structural electrical circuit of the proposed device for receiving and transmitting discrete information with a decisive feedback. The device contains on the transmitting side 1 encoder 2, p-bit storage 3, feedback receiver, communication unit 5, control unit, OR 6, synchronous distributor 7, register 8, start-stop distributor 9 and buffer storage 10, and on the receiving side 11 - to-time random drive 12, error detection unit 13, transmitter AND feedback signals, control unit, 15 controls, first 16 and second 1j7 elements AND n additional elements AND 18-20 element OR 21, additional elements OR 22 and 23, n drives 24-26, synchronous valve 27, buffer 28, the transmitting side and the receiving side 1 and 11 are connected by channels 2E and 30 of forward and feedback. The device operates as follows. . I. The transfer begins with the filling of the registers of the block with 8 k-element combinations through the buffer storage 10 and the start-stop distributor 9, which distributes the combinations to the registers of the block 8. After filling the registers of the block 8, the transfer of k-element combinations begins the combination having the first conditional number, then the combination is transmitted, having the second conditional number, etc. Each combination from the output of the synchronous distributor 7 through the element OR 6 records c in the 1st register of n-bit storage device 3 and simultaneously encoded in encoder 2, after which, through channel 29, information elements are written to k-bit storage device 12. At the same time, all) элементов combination elements arrive in block 3, where for each combination One of two decisions is made: issuing the information part of the combination through the first element AND 16 or to the message receiver, (not shown) Or c. drives or erasing it. In this case, the transmitter And sends a signal Confirmation or Request. In the first case, the next combination is transmitted, in the second, the same combination is repeated from the n-bit accumulator 3 When transferring the 1st combination, it is recorded by block 5 into the first register of the n-bit accumulator 3, when transmitting the second, first control the signal is rewritten into the second register, and the second combination is written into the first register, and so on. Thus, during the transmission of b combinations, each of them will be recorded in the first register in turn, followed by a rewriting from the register into the register by a control signal from block 5. Signals about the reception results of each code combination arrive at receiver C, and the signal about the reception results the first combination arrives at a time equal to the transfer of h combinations. At this moment, the first combination in the n-bit bottom of drive 3 will be rewritten by block 5 to the h-th register. In the case of a correct reception of the first, a combination of the signal Confirmation, block 5 erases the information in this register, which indicates an error-free reception of the first combination, and transmits the following combination of the buffer storage 10.

Аналогично сигнал 1-й комбинации заставл ет блок 5 стирать информацию в h-M регистре П-разр дного накопител  3 при правильном приеме. При обнаружении ошибок в прин той комбинации h-й регистр не обнул етс , а информаци  с этого регистра по си1- налу с блока 5 выдаетс  на повторную передачу через кодер 2 с одновременной записью в первый регистр п-разр дного накопител  3Пор док записи очерёдной комбинации из буферного накопител  10 в регистры блока 8 определ ет блок 5 в соответствии с сигналами на выходе Приемника Ц сигналов обратной св зи и результатами анализа состо ний регистров блока 8.Similarly, the signal of the 1st combination causes the block 5 to erase the information in the h-M register of the P-bit drive 3 when properly received. When errors are detected in the received combination, the hth register is not zeroed, and information from this register on the system from block 5 is returned for retransmission through encoder 2 with simultaneous recording of the next combination into the first register of the p-drive 3 From the buffer accumulator 10 to the registers of block 8, block 5 is determined in accordance with the signals at the output of the receiver C of the feedback signals and the results of the analysis of the registers of the block 8.

Пор док выдачи комбинаций с регистров блока 8 также определ ет блок 5 и выдача производитс  в момент получени  сигнала Подтверждение из канала 30. Если получен сигнал Запрос, то информаци  с блока 8 через синхронный распределитель 7 не -выдаетс , а через элемент ИЛИ 6 осуществл етс  повторение комбинации из h-ro регистра П -разр дного накопител  ЗThe order of issuing combinations from the registers of block 8 is also determined by block 5 and the output is made at the time of receiving the signal. Confirmation from channel 30. If a Request signal is received, the information from block 8 through the synchronous distributor 7 is not output, and through the OR 6 element Repeat combination of h-ro register

Пор док выдачи на выход системы правильно прин тых кодовых комбинаций определ ет блок 15- Если все предыдущие комбинации прин ты правильно , то очередна  безошибочно прин та  комбинаци  через второй элемен И 17, элемент ИЛИ 21 и буферный накопитель 28 выдаетс  на выход системы.The order of delivery of correctly received code combinations to the system output is determined by block 15. If all previous combinations are received correctly, the next correctly received combination is through the second element AND 17, the OR element 21 and the buffer storage 28 are output to the system output.

При обнаружении ошибок в принимаемой комбинации блок 15 отключает второй элемент И 17 и в зависимости от числа повторных передач подключает дополнительные элементы И 18-20. Комбинаци , прин таа правильно, после искаженной комбинации не выдаетс  на выход системы, так как это ведет к изменению пор дка следовани  комбинаций , который был при их поступлении на вход системы, а через дополнительный элемент И 18 записываетс  .в первый регистр накопител  . Все другие комбинации, передаваемые первый раз и принимаемые правильно, записываютс  в первый peгиctp накопител  .Ц с последующим сдвигом (переписмзанием ) в следующий регистр блоком 15 по мере поступлени  следующих комбинаций . .When errors are detected in the received combination, block 15 disables the second element AND 17 and, depending on the number of retransmissions, connects additional elements AND 18-20. The combination, correctly accepted, after the distorted combination is not output to the system, as this leads to a change in the sequence order of the combinations, which was when they entered the system, and through an additional element And 18 writes to the first register of the accumulator. All other combinations, transmitted the first time and are received correctly, are written into the first register of the accumulator. With subsequent shift (rewriting) to the next register by block 15 as the following combinations arrive. .

Если при повторном приеме комбинаци  прин та правильно, она через дополнительные элементы И, ИЛИ 19 и 22 записываетс  в первый регистр накопи5 тел  25. В противном случае она стираетс ,- ее место остаетс  свободным, а по каналу 30 повторно передаетс  сигнал Запрос.If the received combination is received correctly when it is received again, it is recorded in the first register of the accumulator body 25 through additional elements AND, OR 19 and 22. Otherwise, it is erased, its place remains free, and the Request signal is repeatedly transmitted on channel 30.

После j-й передачи кодовой комбинации она оп ть может быть искажена, что приведет к переполнению накопител  и возникновению выпадений комбинаций. Поэтому число временных интервалов последовательности принимаемых кодовых комбинаций и соответствующее число накопителей 2«-2б на приеме необходимо выбирать, исход  из услови  обеспечени  заданной веро тности выпадений кодовых комбинаций,After the j-th transmission of the code combination, it may again be distorted, which will lead to an overflow of the accumulator and the occurrence of combinations dropout. Therefore, the number of time slots of the sequence of received code combinations and the corresponding number of drives 2 "-2b at the reception must be chosen, based on the condition that the given code combinations fall out

0 В случае, когда нет возможности использовать необходимое число j накопителей , обеспечивающих заданную веро тность, значение j может быть выбрано любым. При этом после0 In the case when it is not possible to use the required number j of drives providing a given probability, the value of j can be chosen by any. At the same time after

5 j искаженньгх приемов посылаетс  сигнал Запрос , после которого прекращаютс  все сдвиги в накопител х и передатчик информации повторно передает только одну комбинацию, искаженную в предыдущих приемах, до ее безошибочного декодировани . Тогда пра;ВИЛЬНО прин та  комбинаци  через второй элемент И 17 и элемент ИЛИ 21 выдаетс  на выход системы. После этого блок 15 включает синхронный распределитель 27,который опрашивает все регистры накопителей начина  с послед )Тих h-x, и до окончани  анализа приемником очередной принимаемой комбинации выдает все комбинации; записанные ранее в накопител х на выход системы.5 j distorted receptions, a Request signal is sent, after which all shifts in accumulators cease and the information transmitter retransmits only one combination, distorted in previous receptions, before its error-free decoding. Then the right-wisely received combination through the second element AND 17 and the element OR 21 is output to the system. After this, unit 15 turns on synchronous distributor 27, which polls all registers of accumulators beginning with the last) Quiet h-x, and until the end of the analysis, the receiver of the next received combination outputs all combinations; previously recorded in drives on system output.

ДаЛее процесс передачи повтор етс  аналогичным образом.Thereafter, the transmission process is repeated in the same way.

5 Таким образом, пропускна  способность устройства значительно увеличиваетс .5 Thus, the throughput of the device is greatly increased.

Claims (1)

Формула изобретени Invention Formula Устройство приема-передачи диск- , ретной информации с решающей обратной св зью, содержащее .на передающей стороне последовательно соединенные буферный накопитель, стартстопный распределитель, блок регистров, синхронный распределитель, элемент ИЛИ и кодер, последовательно соединенные приемник сигналов обратной св зи и блок управлени , выходы которого подключены к соответ ствующим входам буферного накопител --стартстопного распределител  и син ронного распределител , а, также П - разр дный накопитель , первый входКоторого объединен со входом кодера,.на приемной стороне - объединенные по первому входу к-разр дный накрпитель и блок обнаружени  ошибок, вы)оды которого подключены к соответствующим входам первого элемента И, второй выход блока обнаружени  ошибок подключен ко входу передатчика сигналов обрат-ной св зи, а третий выход блока обна ружени  ошибок подключен ко входу буферного накопител  через последовательно соединенные блок управлени , второй элемент И и элемент ИЛИ причем второй выход блока управле ,ни  подключен к первому входу синхронного распределител , а также ni накопителей, отличающеес  тем, что, с целью увеличени  .пропускной способности устройства, на передающей стороне выход И -разр дного накопител  подключен к другому входу элемента ИЛИ, а ко второму и третьему выходам п -разр дного накоп :Тёл  подключены соответствующие вых ды блока управлени , а на приемной стороне введены (п-1) элементов ИЛИ и п дополнительных элементов И, при этом выход первого дополнительного элемента И подключен к информационному входу первого из п накопителей , авыходы (п-1) дополнительных элементов И подключен || к первым входам соответствующих (п-1) элементов ИЛИ, вторые входы которых объединены с соответствующими входами синхронного распределител  и подключены к выходам соответствующих накопителей , другие выходы которых подключеш к соответствующим входам синхронюго распределител , при этом управл ющие входы п накопителей объединены и подключены к третьему выходу блока управлени , другие выходы которого подключены к первым входам п дополнительных элементов И, вторые входы которых объединены, второй вход . первого дополнительного элемента И подсоединен к вЫходу первого элемента И, а второй вход п дополнительного элемента И подключен ко второму входу второго элемента И, ко второму и третьему входам элемента ИЛИ подключены выход синхронного распределител  и выход п-го накопител  соответственно . Источники информации, прин тые во внимание при экспертизе 1. Авто|эское свидетельство СССР № , кл. НО L 1/10 1976 (прототип ).The device for receiving and transmitting disc and retransmission information with a decisive feedback, containing, on the transmitting side, serially connected buffer storage, start-stop distributor, register unit, synchronous distributor, OR element and encoder, serially connected feedback signal receiver and control unit, the outputs of which are connected to the corresponding inputs of the buffer accumulator - the start-up distributor and the synchronous distributor, and, also, П - a bit storage device, the first input of which is combined with the input of the encoder. On the receiving side — the caster bit and the error detection unit, which you are connected to the corresponding inputs of the first And element, combined on the first input; the second output of the error detection unit is connected to the input of the feedback signal transmitter and the third output of the error detection block is connected to the input of the buffer storage device through the serially connected control unit, the second AND element and the OR element, and the second output of the control unit is not connected to the first synchronous input L and ni drives, characterized in that, in order to increase the capacity of the device, on the transmitting side the output of an AND -discharge accumulator is connected to another input of the OR element, and to the second and third outputs of the n-discharge accumulator: the corresponding outputs of the control unit, and (n − 1) OR elements and n additional AND elements are inputted on the receiving side, and the output of the first additional I element is connected to the information input of the first of n drives, the output ports (n – 1) of additional elements And so me || to the first inputs of the corresponding (p-1) OR elements, the second inputs of which are combined with the corresponding inputs of the synchronous distributor and connected to the outputs of the corresponding accumulators, the other outputs of which are connected to the corresponding inputs of the synchronous distributor, while the control inputs of the accumulators are combined and connected to the third the output of the control unit, the other outputs of which are connected to the first inputs of the p additional elements And, the second inputs of which are combined, the second input. the first additional element AND is connected to the output of the first element AND, and the second input p of the additional element AND is connected to the second input of the second element AND, the second and third inputs of the OR element are connected to the output of the synchronous distributor and the output of the nth drive, respectively. Sources of information taken into account in the examination 1. USSR auto certificate №, cl. BUT L 1/10 1976 (prototype).