SU926768A1 - Digital frequency synthesizer - Google Patents
Digital frequency synthesizer Download PDFInfo
- Publication number
- SU926768A1 SU926768A1 SU802862677A SU2862677A SU926768A1 SU 926768 A1 SU926768 A1 SU 926768A1 SU 802862677 A SU802862677 A SU 802862677A SU 2862677 A SU2862677 A SU 2862677A SU 926768 A1 SU926768 A1 SU 926768A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- pulse
- output
- frequency divider
- division factor
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Изобретение относится к радиотехнике и может использоваться при измерении параметров интегральных схем и приемо-передающих устройств..The invention relates to radio engineering and can be used when measuring the parameters of integrated circuits and transceivers ..
Один из известных цифровых синтезаторов частот содержит опорный гене- s ратор, делитель частоты с постоянным коэффициентом деления, испульсно-фа— зовый детектор, а также блок набора частоты, блок грубой установки частоты, перестраиваемый генератор и реверсный генератор ступенчатого напряжения (13.One known digital frequency synthesizer comprises a reference gene- s Rathore, a frequency divider with constant division ratio, the Optional zovy ispulsno-detector, as well as set the frequency block, the block rough frequency setting, the tunable oscillator and the reversed stepped voltage generator (13.
Однако быстродействие данного цифрового синтезатора частот невысоко. J5 However, the performance of this digital frequency synthesizer is low. J5
Наиболее близким по технической сущности к предлагаемому является цифровой синтезатор частот, содержащий последовательно соединенные опорный генератор, делитель частоты с & постоянным коэффициентом деления и импульсно-фазовый детектор, последовательно соединенные блок набора частоты, блок грубой установки частоты, перестраиваемый генератор и делитель частоты с переменным коэффициентом деления, выход которого соединен с другим входом импульсно-фазового детектора, а также последовательно включаиные цифроаналоговый преобразователь и фильтр нижних частот, выход которого соединен с вторым входом перестраиваемого генератора, при этом второй выход блока набора частоты соединен с управляющим входом делителя частоты с переменным коэффициентом деления (21.The closest in technical essence to the proposed one is a digital frequency synthesizer containing a reference oscillator connected in series, a frequency divider with & constant division coefficient and a pulse-phase detector, series-connected frequency set block, coarse frequency setting block, tunable generator and variable frequency divider division, the output of which is connected to another input of the pulse-phase detector, as well as sequentially including other digital-to-analog converter and a low-pass filter, the output of which is connected to the second input of the tunable generator, while the second output of the frequency dial unit is connected to the control input of the frequency divider with a variable division ratio (21.
Однако и этот цифровой синтезатор частот имеет недостаточное быстродействие.However, this digital frequency synthesizer has insufficient speed.
Цель изобретения -повышение быстродействия.The purpose of the invention is improving performance.
Указанная цель достигается тем, что в известном цифровом синтезаторе частот между выходом делителя частот ты с постоянным коэффициентом деления и входом цифроаналогового преобразователя введены последовательно сбединен926/68 ные распределитель импульсов и per гистр набора кода, другой вход которого подключен к выходу импульсно-фазового детектора, при этом выход делителя частоты с постоянным коэффици- $ ентом деления соединен также с входом начальной установки делителя частоты с переменным коэффициентом деления.This goal is achieved by the fact that in the well-known digital frequency synthesizer, between the output of the frequency divider with a constant division coefficient and the input of the digital-to-analog converter, sequentially connected 926/68 pulse distributors and a per-code dialer are inserted, the other input of which is connected to the output of the pulse-phase detector, when the output of the frequency divider with a constant division factor is also connected to the input of the initial setting of the frequency divider with a variable division coefficient.
На чертеже представлена структурная электрическая схема предлагаемого синтезатора.The drawing shows a structural electrical diagram of the proposed synthesizer.
' Цифровой синтезатор частот содержит опорный генератор 1, делитель 2 частоты с постоянным коэффициентом де- 15 ления, импульсно-фазовый детектор 3, блок 4 набора частоты, блок 5 грубой установки частоты, перестраиваемый генератор 6, делитель 7 частоты с переменным коэффициентом деления, 20 распределитель 8 импульсов, регистр 9 набора кода, состоящий из п триггеров, цифроаналоговый преобразователь (ЦАП) 10 и фильтр 11 нижних частот.'' The digital frequency synthesizer contains a reference oscillator 1, a frequency divider 2 with a constant division coefficient 15 , a pulse-phase detector 3, a frequency dialing unit 4, a coarse frequency setting unit 5, a tunable generator 6, a frequency divider 7 with a variable division coefficient, 20 a pulse distributor 8, a code set register 9 consisting of n triggers, a digital-to-analog converter (DAC) 10, and a low-pass filter 11.
Синтезатор работает следующим об- 25 разом.The synthesizer works as follows 25 .
В исходном состоянии на блоке 4 устанавливается код требуемого значения частоты. Этот код поступает на блок 5» который формирует значение управляющего напряжения, величины ёмкости конденсатора или другого физического параметра, с помощью которого осуществляется выбор диапазона работы Перестраиваемого генератора 6,In the initial state, block 4 sets the code for the required frequency value. This code arrives at block 5 "which generates the value of the control voltage, the capacitance value of the capacitor or other physical parameter, with which the range of operation of the tunable generator 6 is selected,
т.е. производится его грубая настрой-35 ка. Одновременно с занесением кода в блок 4 заносится начальный код в распределитель 8 и в регистр 9· (Цепи занесения начального кода в распределитель 8 и регистр 9 на чартеже 40 не показаны).those. its rough adjustment is 35 ka. Simultaneously with entering the code in block 4, the initial code is entered into the distributor 8 and into the register 9 · (The chains of entering the initial code into the distributor 8 and register 9 are not shown on the chart 40 ).
В качестве начального кода регистра 9 выбран код 100... 0, т.е. единица записана в старший разряд, а в остальные - нули. Этот код.преобра- 4S зованный ЦАП 10 в аналоговую величину напряжения, через фильтр 11 поступает на вход перестраиваемого генератора 6, который под воздействием управляющего напряжения начинает ге- 50 нерировать некоторую частоту, лежащую в выбранном диапазоне частот. Эта частота делится делителем 7 частоты, коэффициент деления которого задается блоком 4, а его синхронизация осуще- 55 ствляется импульсами, поступающими с делителя 2 частоты. Сигналы с выходов делителей 2 и 7 частоты поступа ют на входы импульсно-фазового детектора з, который в зависимости от соотношения длительностей, поступающих на ; его входы импульсов, формирует на своем выходе, например, единичный уровень, если длительность импульса, поступающего с делителя 7 частоты, меньше длительности импульса, поступающего с делителя 2 частоты, либо нулевой уровень при противоположном соотношении длительности поступающих на его входы импульсов. Сигнал с выхода импульсно-фазового детектора 3 поступает параллельно на управляющие входы регистра 9По окончании первого импульса, снимаемого с делителя 2 частоты,·второй триггер регистра 9 устанавливается в единичное состояние, а первый триггер переписывает на свой выход уровень, снимаемый с импульсно-фазового детектора 3> и в дальнейшем своего состояния менять не будет.As the initial code of register 9, the code 100 ... 0 is selected, i.e. the unit is written in the highest order, and the rest are zeros. This kod.preobra- 4S ized DAC 10 to an analog voltage value through the filter 11 is input to a tunable oscillator 6, which under the influence of the control voltage starts ge- 50 nerirovat some frequencies in the selected frequency range. This frequency is divided into 7 frequency divider, whose division ratio is given by the control unit 4, and its synchronization osusche- 55 stvlyaetsya impulses coming from the divider 2 frequency. The signals from the outputs of the frequency dividers 2 and 7 are fed to the inputs of a pulse-phase detector s, which, depending on the ratio of the durations supplied to ; its pulse inputs, generates at its output, for example, a single level if the duration of the pulse coming from the frequency divider 7 is less than the duration of the pulse coming from the frequency divider 2, or a zero level with the opposite ratio of the duration of the pulses arriving at its inputs. The signal from the output of the pulse-phase detector 3 enters in parallel to the control inputs of the register 9 At the end of the first pulse taken from the frequency divider 2, the second trigger of the register 9 is set to a single state, and the first trigger rewrites the level taken from the pulse-phase detector to its output 3> and will not change his state in the future.
По окончании следующего импульса, поступающего с делителя 2 частоты на вход распределителя 8, третий триггер регистра 9 устанавливается в единичное состояние, а второй триггер, аналогично рассмотренному выше случаю, перепишет на свой выход уровень напряжения, снимаемого с импульсно-фазового детектора 3, и в дальнейшем своего состояния менять не будет.At the end of the next pulse from the frequency divider 2 to the input of the distributor 8, the third trigger of register 9 is set to a single state, and the second trigger, similar to the case considered above, will overwrite the voltage level taken from the pulse-phase detector 3 to its output, and he will not change his state further.
Аналогично устанавливаются в заданное состояние третий и все остальные триггеры регистра 9·Similarly, the third and all other triggers of register 9 are set to the specified state.
Число циклов подстройки перестраиваемого генератора 6 равно числу триггеров регистра 9· С каждым циклом частоты перестраиваемого генератора 6 * ступенчато приближается к набранной на блоке 4 частоте.The number of tuning cycles of tunable generator 6 is equal to the number of register triggers 9 · With each cycle of frequency of tunable generator 6 * stepwise approaches the frequency typed on block 4.
Таким образом, предлагаемый синтезатор имеет значительный выигрыш в быстродействии.Thus, the proposed synthesizer has a significant gain in speed.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802862677A SU926768A1 (en) | 1980-01-04 | 1980-01-04 | Digital frequency synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802862677A SU926768A1 (en) | 1980-01-04 | 1980-01-04 | Digital frequency synthesizer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU926768A1 true SU926768A1 (en) | 1982-05-07 |
Family
ID=20869251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802862677A SU926768A1 (en) | 1980-01-04 | 1980-01-04 | Digital frequency synthesizer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU926768A1 (en) |
-
1980
- 1980-01-04 SU SU802862677A patent/SU926768A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4727570A (en) | Waveform generators | |
SU926768A1 (en) | Digital frequency synthesizer | |
US4114100A (en) | Rapid tuning circuit for high frequency receivers | |
SE432333B (en) | FREQUENCY synthesizer | |
US4203002A (en) | Code correlator loop using arithmetic synthesizer | |
GB2123191A (en) | Random sequence generators | |
US4364026A (en) | Digital-to-analog converter useful in a television receiver | |
US4068228A (en) | Multiple channel amplifier | |
US4325030A (en) | Frequency discriminator for signal receiver of telecommunication system | |
US4001726A (en) | High accuracy sweep oscillator system | |
SU657578A1 (en) | Frequency synthesizer | |
SU1555862A1 (en) | Frequency synchronizer | |
SU1515336A1 (en) | Digital frequency synthesizer | |
SU1474848A1 (en) | Code-to-time interval converter | |
SU349066A1 (en) | SOURCE OF ADJUSTABLE SUPPORT STRESSES | |
SU1035806A1 (en) | Frequency synthesizer | |
SU1418921A1 (en) | Check pulse sensor | |
SU1282305A1 (en) | Device for generating multifrequency signal | |
SU978365A1 (en) | Frequency synthesizer | |
SU1543545A1 (en) | Frequency synthesizer | |
SU853797A1 (en) | Device for pulse-phase control of frequency | |
SU1109933A1 (en) | Frequency-shift keyer | |
SU1141427A1 (en) | Function generator | |
SU1354386A2 (en) | Digital frequency multiplier with variable multiplication ratio | |
SU1679627A1 (en) | Frequency synthesizer |