SU921133A2 - Резервированное устройство - Google Patents
Резервированное устройство Download PDFInfo
- Publication number
- SU921133A2 SU921133A2 SU802953728A SU2953728A SU921133A2 SU 921133 A2 SU921133 A2 SU 921133A2 SU 802953728 A SU802953728 A SU 802953728A SU 2953728 A SU2953728 A SU 2953728A SU 921133 A2 SU921133 A2 SU 921133A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- outputs
- blocks
- redundant
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
- Power Sources (AREA)
Description
(54) РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО ,
, ; I
Изобретение относитс к вычислительной технике, в частности к конструкци м резервированных устройств, которые могут быть использованы при создании цифровых вычислительных устройств высокой надежности.
По основному авт. св. № 6О8277 известно резервированное устройство, со. держащее п ть резервируемых блоков, соединенных с восстанавливающим бро . ком, ключ, включенные в цепи питани соответствующих резервируемых бщжов, элементы И, инвертор и триггеры. Выход восстанавливакицего блока через тор соединен с первыми входами элементов И, вторые входы которых соединены с выходами соответствук оих резервируемых блоков, а выходы - с первыми входами соответствующих триггеров. Pt рые входы триггеров соединены с сброса, а их выходы соединены с управл ющими входами клю1чей 1. В этом устройстве происходит отключение отказавших блоков от источника питани .
Вследствие этого корректируютс три ошибки обоих типов.
Недостатком известного устройства вл етс , отсутствие контрол работоспо собности резервируемых блоков, что вопервых , может привести к по влению неверной информации на выходе устройства при числе отказов больше 3-х, а во-вторых, не ({«ксируетс факт выхода из стро отдельных резервируемых блоto ков, что в конечн и счете приводит к снижению надежности работ устройства. Целью изобретени вл етс повышекие надежиости работы устройства.
Дл достижени поставленной цели в
ts резервированное устройство содержеидее резервируемые блоки, соединенные с восстанавливающим блоком, ключи, включенные в цепи питани соответст юошх резершруемых eiibkoB, эпемеилл И, ин20 вертор и тртггеры, выход восстанавливающего блока через инвертор соединен с первыми входами элементов И, вторые входы соединены с выходами сот 3 92П ответствуюших резервируемых блоков, а выходы - с первыми входами триггеров, выходы которых соединены с управл юшими входами ключей, Дополнительно введен элемент ИЛИ, выход которого соединен с вторым выходом устройства, а входы - с соответствующими другими выходами устройства и с вторыми выходами соответствующих триггеров. На чертеже представлена блок-схема устройства. г Устройство содержит резервируемые блоки 1-5, ключи й-10, выполн ющие функцию отключени блоков 1-5 от источника 11 питани , восстанавливающий блок 12, состо щий из логических элементов И 13-22 и логического элемента ИЛИ 23. Устройство также содерьжит инвертор 24 логические элементы И 25-29, триггеры 30-34, элемент ИЛИ 35. Выход логического элемента ИЛИ 23 подключен к первому выходу устройртва 36 и ко вхрду инвертора 24, выход которого соединен с первыми входами элементов И 25-29. Выходы элементов И 25-29 соединены с первыми входами триггеров ЗО-34, соответственно,. Первые выходы триггеров ЗО-34 соединены со входами ключей 6-10, соответ Ътвенно. Вторые входы триггеров 3034 подключены к шине сброса 37. Выходэлемен та ИЛИ .35 вл етс вторым выходом устройства 38, и его входы соединень со вторыми выходами триггегюв 30-34, соответственно. Выходы резервируемых блоков соединены со вторыми входами логических элементов 25-29, соответственно, и с входами 39-43, соответственно , восстанавливающего блока 12. При исправной работе блоков 1-5 триг геры 30-34 наход тс в состо нии, при котором ключи 6-10 открыты и черед них напр жение источника 11 питани лопаетс иа блоки 1-5. В такое лолокение триггеры ЗО-34 устанавливаютс перед началом рёботы импульсом сброса, поступаюошм на шину 37. При отказах . типа ложный в трех блоках ёсегда найдетс рдин иа элементов И 13-22, на входах которого будет сигнал и на выходе элеменга ИЛИ 23 будет также 1. Наприм;ер при отказе типа ложный О блоков 1-3 на выходе элемента И 22 будет и, следовательно, на выходе ус тройства 36 отказ будет скорректирован . В дальнейшем лри отказе блока 4(5) любого типа на выходе элемента ,4 ИЛИ 23 будет сигиап О н па пыхоцс эпементп И 28(20) - сигппп 1, кото-, рый переключит трпгг-ер 33(34). В резупьтате этого на выходе эпемента ИЛИ 35 сформируетс сиг-нап , укааываюищи на напичие,.отказа устройства, заклю чающегос в выдаче на выход 36 устройства неверной информации. При возникновении отказа типа пожна 1 в одном из блоков 1-5, например, в блоке 1, на выходе логического элемента ИЛИ 23 информаци остаетс равной нулю. В этом случае на выходе логическрго элемента И 25 будет сигнал 1, который переключит триггер 30 в положение, при котором ключ б закроетс . с блока 1 снимаетс напр жение питани и на вход 39 восстанавливающего блока 12 поступит информаци О. Одновременно с этим в результате переключени триггера ЗО на выходе 38 элемента ИЛИ 35 образуетс сигнал , свидетельствующий о наличии отказа в устройстве . С помсшью информации на выходах 44-48 может ёыть определен отказа&ший резервируемый блок. Таким образом, в предлагаемом устройстве обеспечиваетс контроль работы устройства, заключакшшйс в вы влении отказа всегоустройства вследствие более , чем 3-х отказов любого типа резервируемых блоков, либо одного и более отказов типа ложна 1 резервируемых блоков; Кроме того, устройство обеспечивает возможность локализации отказавших резервируемых блоков иа основе информации , выдаваемой на выходы 44-48, По вление сигналов 1 на всех выходах 44-48 указьгаает на отказ восстанавливаюшего блока 12. Формула, изобретени Резервированное .уртройство по авт. св. № 6О8277, отличающеес тем, что,с делью повышени надежности устройства, в него введен элемент ИЛИ, выход которого соединен с вторым выходом устройства, а входы - с соотвео ствукшдами д|ругими выходами устройства и с вторыми выходами соответст к оих триггеров. .Источник информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР J 608277, кп. Н О5 К 1/ОО, 07.07.76.
Claims (1)
- Формула, изобретенияРезервированное устройство по авт. св. 45 № 608277, отличающееся тем, что, с целью повышения надежности устройства, в него введен элемент ИЛИ, выход которого соединен с вторым выходом, устройства, а входы - с соответ5® ствуклцими другими выходами устройства и с вторыми выходами соответствующих триггеров.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802953728A SU921133A2 (ru) | 1980-07-07 | 1980-07-07 | Резервированное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802953728A SU921133A2 (ru) | 1980-07-07 | 1980-07-07 | Резервированное устройство |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU608277 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU921133A2 true SU921133A2 (ru) | 1982-04-15 |
Family
ID=20907248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802953728A SU921133A2 (ru) | 1980-07-07 | 1980-07-07 | Резервированное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU921133A2 (ru) |
-
1980
- 1980-07-07 SU SU802953728A patent/SU921133A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4222515A (en) | Parallel digital data processing system with automatic fault recognition utilizing sequential comparators having a delay element therein | |
SU921133A2 (ru) | Резервированное устройство | |
JPS6047531A (ja) | 多重信号伝送システムのフエイルセイフ回路 | |
RU2460121C1 (ru) | Резервированная двухпроцессорная вычислительная система | |
RU2444053C1 (ru) | Вычислительная система | |
SU1012468A2 (ru) | Резервированное устройство | |
RU2015543C1 (ru) | Устройство для мажоритарного выбора сигналов | |
SU608277A1 (ru) | Резервированное устройство | |
SU618875A1 (ru) | Трехканальное резервированное устройство | |
SU696607A2 (ru) | Резервированный делитель частоты | |
SU928685A1 (ru) | Резервированное устройство | |
SU669501A1 (ru) | Многоканальное резервированное устройство с перестраиваемой структурой | |
SU792616A1 (ru) | Адаптивное мажоритарное устройство | |
SU970700A2 (ru) | Логическое резервированное устройство | |
SU922751A1 (ru) | Резервированное устройство | |
SU1103373A1 (ru) | Мажоритарно-резервированное устройство | |
SU822142A1 (ru) | Электронные часы | |
SU1124459A1 (ru) | Резервированное устройство | |
SU805319A2 (ru) | Резервированное устройство | |
SU552737A1 (ru) | Устройство дл управлени переключением резерва | |
RU1800456C (ru) | Устройство дл контрол и реконфигурации резервируемых блоков | |
SU1221770A1 (ru) | Трехканальное резервированное устройство | |
SU805496A2 (ru) | Резервированный делитель частоты сле-дОВАНи иМпульСОВ | |
SU550638A1 (ru) | Адаптивное резервированное устройство | |
SU739537A1 (ru) | Устройство дл мажоритарного выбора сигналов |