SU911527A1 - Пульт управлени мультипроцессорной вычислительной машины - Google Patents

Description

I

Изобретение относитс  к вычислительной технике и может быть использовано дл  управлени  вычислительной машины (в том числе и мультипроцессорной ) без снижени  ее производительности .

Известен пульт управлени , содержащий панель индикации и управлени , а также блок контрол  и диагностики , включающий в себ  специальный адаптер дл  управлени  пуйьтовым накопителем на гибком диске У J.

Однако пульт используетс  дл  пультовых операций процессор машины , тем самым снижа  ее производительность и не обеспечивает пространственного и временного доступа к блокам машины, который необходим дл  сокращени  времени контрол  и диагностики оборудовани , а также дл  возможности применени , пульта дл  управлени  мультипроцессорной вычислительной машины (ВМ)„

Наиболее близким к предлагаемо му  вл етс  пульт управлени  содержащий вычислитель, информационный вход-выход которого соединен с выходом-входом блока оперативной пам ти, а управл ющий вход-выход С управл ницим входом-выходом блока сопр жени  с накопителем на магнитном диске, блока сопр жени  с каналом , блока сопр жени  с панелью

10 управлени  и индикации и блока .сопр жени  с мащиной, к информационным входам-выходам которых подключены соответственно информационные входы-выход 4 накопител  на дисts ке, канала, панели Iуправлени  и индикации , и машины .

В этом пульте управлени  пульто„ вые операции не занимают врем  -процессора , что позвол ет увеличить быстродействие на количество пультовых команд. Кроме того, имеетс  возможность программного доступа 3 к блокам машины через соответствующий блок сопр жени . Однако данное устройство при при менении в быстродействуюпщх мулътипроцессорных вычислительных машинах не обеспечивает нужного быстродействи  вследствии большого времени реакции на запрос. Обработка запроса включает в себ  формирование массива служебной информации и пере дачу этого массива в процессор. Обращение в пам ть пульта возможно только со стороны вычислител , поэтому формирование массива служебной информации и обмен могут идти только последовательно, что существенно увеличивает врем  реакции пульта на запросы цроцессора и не позвол ет использовать пульт дл  уп равлени  ВМ, работающей в реальном масштабе времени. Таким образом, основным недостат ком устройства  вл етс  недостаточное быстродействие. Кроме того, при сбое в процессе обмена необходимо повтор ть обработку запроса сначала , что также уменьшает быстродействие и увеличивает врем  реакции. Цель изобретени  - повышение быстродействи . Поставленна  цель достигаетс  тем, что в пульт управлени  мультипроцессорной вычислительной машины содержащей вычислитель, информационный вход-выход которого соединен информационным выходом-входом блока оперативной пам ти и первыми информационными выходами-входами первого и второго адаптеров, а управл ющий выход - с первыми управл кщими входами первого и второго адаптеров, блок сопр жени  с панелью управлени и индикации, первый вход-выход которого подключен к информационному входу-выходу панели управлени  и индикации, а второй выход-вход соед нен со вторым информационным входом выходом первого адаптера, третий ин формационный вход-выход которого подключен к первому информационному выходу-входу блока сопр жени  с вычислительной машиной, второй информационный вход-выход второго ада тера подключен к входу-выходу блока сопр жени  с накопител ми, введены блок приоритета, блок формировани  прерываний, блок формировани  меток времени и блок сопр жени  с перифе74 рийными абонентами, причем управл ющий выход блока приоритета соединен с соответствукщим входом блока оперативной пам ти, разрешающий выход - с управл ющим входом вычислител , разрешающими входами первого и второго адаптеров, выход блока формировани  прерываний подключен к управл ющему входу вычислител , маскирующий вход - к управл к цему выходу вычислител , первый и второй запросные входы - соответственно, к выходам прерываний первого и второго адаптера , третий, четвертый и п тый запросные входы блока формировани  прерываний соединены соответственно с выходами прерываний панели управлени  и индикации всех блоков сопр жений и блока формировани  меток времени , управл ющий вход которого соединен с управл ющим выходом вычислител , а управл ющий выход - с тактовыми входами первого и второго адаптеров и всех блоков сопр жени , первый , второй и третий запросные входы блока приоритета соединены соответственно с управл ющими выходами вычислител , первого и второго адаптеров , первый второй и третий запросные входы блока приоритета соединены соответственно с управл ющими выходами вычислител , первого и второго адаптеров, третий информационный вход-выход которого соединены с входом-выходом блока сопр жени  с периферийными абонентами, управл ющий вход блока формировани  прерываний  вл етс  управл кхцим входом пульта, вторые информационные входы-выходы блока сопр жени  с вычислительной машиной и блока сопр жени  с периферийными абонентами  вл ютс  информационным входами-выходами пульта. Пульт управлени  мультипроцессорной ЭВМ представл ет собой управл кмцую вычислительную машину повышенной надежности, содержащую разветвленную систему обработки и хранени  запросов. Запросы от процессоров бывают двух типов. Первый - запросы , св занные с приемом исходных данных с периферийного устройства пульта управлени , формированием массива служебной информации и передачей его в процессор. Второй - с приемом массива служебной информаг, ции, анализом этого массива и вьздачей результатов анализа в периферийный абонент пульта управлени . Таким образом, врем  реакции на запрос распадаетс  на три составл ющие: врем  формировани  или анализа массива; времена обмена пульта управ лени  с процессором; врем  обмена пульта управлени  с периферийным устройством. Обмен и формирование (анализ) м 1ссива идут одновременно .

Дл  повьшени  быстродействи  обмена сигналы интерфейса между блоками сопр жени  и адаптерами, а также между блоками сопр жени  и внешними устройствами контролируютс  времешшми метками, приход щими с блока формировани  меток времени. Это позвол ет , в случае сбо  программно повторить обмен.

Пульт управлени  осуществл ет индикацию состо ни  машины. Дл  этого каждый 10 м«сек, посто нно обновл ема  информаци  о состо нии машины , высвечиваетс  на панели индикации и управлени ,

На фиг. 1 представлена блок-схема пульта управлени  многопроцессорной ЭВМ, на фиг, 2 - блок-схема блока приоритета, на фиг, 3 - блок-схема блока формировани  прерываний; на фиг, 4 - блок-схема блока формировани  меток времени; на фиг, 5 блок-схема сопр жени  с периферийными абонентами, на фиг, 6 - блоксхема блока сопр жени  с накопител ми , на фиг. 7 - блок-схема блока сопр жени  с панелью индикации и управлени .

Йульт управлени  мультипроцессорной вычислительной машины (фиг, 1) содержит блок 1 оперативной пам ти, вычислитель 2, блок 3 приоритета, блок 4 формировани  прерываний, блок 5 формировани  меток времени, первый адаптер 6, второй адаптер 7, блок 8 сопр жени  с панелью управлени  и индикации, блок 9 сопр жени  с вычислительной машиной, блок 10 сопр жени  с накопител ми, блок 11 сопр жени  с периферийными абонентами , панель 12 управлени  и индикации , накопитель 13 на магнитном диске , группу периферийных абонентов 14, управл ющий вход 15 пульта, информационные входы-выходы 16 пульта вход 17 запросов второго адаптера вход 18 адреса второго адаптера, вход 19 адреса первого адаптера, вхо

20запросов первого адаптера, вход

21запросов вычислител , вход 22 адреса вычислител , вход 23 маски, вход 24 запросов первого адаптера, вход 25 запросов панели, вход 26 запросов сопр жени , вход 27 запросов второго адаптера, вход 28 запросов индикации, информационный вход-выход 29, входы 30-35 меток времени, информационные входы-выходы 36-37 пульта , управл ющий вход 38.

Блок приоритета (фиг. 2) содержит регистр 39 запросов вычислител , регистр 40 запросов первого адаптера регистр 41 запросов второго адаптера логический элемент Ш1И 42, логический элемент НЕ 43, счетчик 44 обращений , логические элементы И 45-47, разрешающий регистр 48 вычислител , разрешающий регистр 49 первого адаптера , разрешающий регистр 50 второго адаптера, логический элемент ШШ 51, коммутатор 52 адреса, регист 53 адреса.

Блок формировани  прерываний (фиг, З) содержит регистр 54 маски, регистр 55 прерывани  первого, адаптера , регистр 56 прерывани  второго адаптера, регистр 57 прерывани  панели , регистр 58 прерывани  индикации , регистр 59 прерывани  зависани , регистр 60 прерывани  машины, логические элементы РШИ 61-64, регистр 65 сборных прерываний, логический элемент И 66, логический элемент ИЛИ 67,

Блок формировани  меток времени ( фиг, 4) содержит счетчик 68 времени логические элементы И 69-70,

Блок сопр жени  с периферийными устройствами ( фиг, 5} содержит регистр 71 данных, регистр 72 управлени , преобразователь кодов 73, KOMfiyтатор 74 сигналов интерфейса, контрольный счетчик 75, логический элемент И 76,

Блок сопр жени  с накопител ми . (фиг, б) содержит регистр 77 данных , регистр 78 управлени , счет ,чик 79 адреса данных, коммутатор 80 сигналов интерфейса, контрольный счечик 81, логический элемент И 82,

Блок сопр жени  с панелью (фиг, 7 содержит регистр 83 управлени , счетчик 84 данных, коммутатор 85 сигналов интерфейса, дешифратор 86, контрольный счетчик 87, коммутатор 88 данных, логический элемент И 89, Пульт управлени  работает следующим образом, В исходном состо нии, после выполнени  операции Сброс и загрузки операционной системы пульта, пульт находитс  в состо ний Ожидание. Инициаци  его работы может быть вызвана запросами на прерывание: от вычислительной машины (ВМ), приход пшми на управл ющий вход 15 (фиг.) пульта, с панели .12 приход щими на вход 25 запросов панели блока 4, от блока 11 сопр жени  с периферийными абонентами, приход щими на вход 26 запросов сопр жени  блока 4. Эти запросы на прерывани  в блок 4 формировани  прерываний записываютс  на соответств-зпощие регистры 57, 59, 60 прерываний (фиг. З), которые  вл ютс  многоразр дными. Сиг налы с выходов этих регистров посту пают на входы соответствующих логических элементов ИЛИ 61-63. В соста блока 4 входит регистр 54 маски, ин формаци  на который поступает по входу 23 маски из вычислител  2 Количество разр дов регистра54 соо ветствует количеству видов запросов на прерывани . Если в соответствуюразр де регистра 54 записана единица, то сигнал запроса проходит через соответствукмдий логический элемент И 64 и записываетс  на гистр 65 прерываний. Логический эле мент ИЛИ 67, сто щий на выходе регистра 65, формирует сборный запрос на прерывание, который поступает с выхода прерываний блока 4 на управл ющий вход вычислител  2, который по получении данного сигнала выполн ет прерывание программы с помощью блока приоритета. Запрос на прерыва ние от вычислител  2 приходит на вход 2I запросов вычислител  и запи сываетс  на регистр 39 вычислител  (фиг, 2). Одновременно на вход 22 адреса вычислител  приходит адрес, по которому должно происходить обращение в блок 1 оперативной пам ти В том случае, если отсутствуют запросы на входе 20 запросов первого адаптера и входе 17 запросов второго адаптера, выход логического элемент ИЛИ 51 будет иметь нулевое значение которое через логический элемент НЕ 43 подаетс  на разрешающий элемен логического элемента И 45 и запрос с выхода регистра 39 переписываетс  на регистр 48. Сигнал с выхода этого регистра  вл етс  разрешающим дл  записи адреса из вычислител  2 через коммутатор 52 адреса на регистр 53 адреса. Указанный сигнал с разрешакйцего выхода блока 3 поступает в вьшислитель 2 дл  выдачи данных при записи в блок. 1.Адрес с выхода адреса блока 3 поступает в блок 1 и происходит запись или чтение ийформации . Пульт управлени  предусматривает возможность совместной работы адаптера 6 и 7 и вычислител  2, Если на входах 17-20, запросов блока 3 имеютс  сразу все запросы, то наименьший приоритет имеет запрос вычисли- тел , а запросы адаптеров 6 и 7 обслуживаютс  по очереди. Очередность обслуживани  устанавливаетс  с помощью счетчика 44 обращений. Сборка запросов адаптеров осуществл етс  на логическом элементе ИЛИ 42, выход которого управл етс  переключением счетчика 44. Если счетчик 44 находитс  в нулевом состо нии, то сигнал с его выхода поступает на логический элемент И 46 и запрещает прохождение запроса адаптера 6 на регистр 49. Тот же сигнал через логический элемент НЕ 43, поступа  на логический элемент И 47, разрешает прохождение запроса адаптера 7 и запись его на регистр 50. В следующий такт работы пульта управлени  счетчик 44 переключаетс  и разрешение получает другой адаптер. Вычислитель 2 работает только во врем  отсутстви  запросов адаптеров, В результате выполнени  прерывани  вычислитель 2 начинает выполн ть программу обработки прерывани , котора  включает в себ  несколько процедур. Состав программы и ее конечный результат определ етс  видом прерывани . Анализ вида прерывани  производитс  вычислителем. Дл  этого вычислитель выдает сигнал на вход 23 маски блока 4, который поступает на логический элемент И 66 и содержимое регистра 65 передаетс  вычислитель. ,в Прерывание от ВМ, Конечной целью обработки данного прерывани   вл етс  установление обмена с ВМ с помощью адаптера 6 и блока 9 сопр жени  с мацщной по информационному входу-выходу 16 пульта. Вычислитель посылает на управл ющий вход адаптера 6 служебную информацию, В состав ее входит на99

чальный адрес пам ти, который записываетс  на счетчик адреса информации, размер массива данных, который записываетс  на счетчик информации, адре блока-сопр жени , который записываетс  на регистр управл ищего слова, приказ дл  блока сопр жени , который записываетс  на регистр информации , и эталон, который записываетcia на регистр эталона,В состав адаптера 6 входит также регистр меток записи, каждый разр д которого следит за состо нием одного из регистров или счетчиков. При записи на регистр или счетчик, вход щий в состав адаптера 6, в соответствукицнй разр д регистра меток записи пишетс  единица, При этом запрещаетс  повторна  запись на уже загруженный счетчик или регистр. Регистр эталона имеет разр дность, равную регистру меток записи.

После загрузки всех необходимых регистров и счетчиков адаптера регистр .эталона сравниваетс  с регистром меток .записи.

После загрузки всех необходимых регистров и счетчиков адаптера регистр эталона сравниваетс  с регистром меток записи. Эталон, заносимый на регистр эталона, содержит требуемое значение регистра меток записи, В случае совпадени  содержимого регистра меток.записи и регистра Эталона даетс  разрешение на обмен. Если какой-либо регистр или счетчик не бьш загружен, схема сравнени  не выдаст разрешени , Таким образом, с помощью регистра меток записи и регистра эталона контролируетс  полнота и правильность загруки . При выработке сигнала, разрешан цего обмен, адаптер 6 передает приказ в блок 9 сопр жени  с машиной, в ответ на что блок начинает передавать в адаптер или принимать из него информацию, В функции адаптера входит выборка информации из блока 1 или запись ее в блок i, Работа адаптера с блоком 1 происходит через блок 3, После окончани  обмен адаптер 6 вырабатывает запрос, поступающий на вход 24 запросов первого адаптера блока 4, который записываетс  на регистр 55, Этот запрос сообщает вычислителю, что адаптер закончил обмен.

27 .10

Прерывание от панели 12 управлени  и индикации. Конечной целью обработки данного прерывани   вл етс  установление обмена с панелью 12 с помощью

адаптера 6 - блока 8 сопр жени  с панелью по информационному входувыходу 29, Вычислитель производит загрузку адаптера аналогично загрузке при обработке прерывани  от ВМ,

описанной выше.

После программного пуска адаптера он передает в блок 8 (фиг, 7) прика часть которого записываетс  на регистр 83 управлени , а остальна 

J часть на счетчик 84 данных,

Управл к ца  информаци , содержаща с  на регистре 83, поступает в коммутатор 85 сигналов интерфейса, который вырабатывает управл юпще сигналы дл  обмена с панелью 12, Ин0 формаци , содержаща с  на счетчике 84, расшифровываетс  дешифратором 86, который управл ет коммутатором 88 данных. Такое построение схемы

J позвол ет обмениватьс  не всем массивом данных, а любой его . Контрольный счетчик 87 и логический элемент И 89 служат дл  контрол  управл ющих сигналов. Обмен заканчиваетс  выработкой запроса адаптера, который поступает на вход 24 запроса первого адаптера блока 4,

Прерывание от периферийных абонентов . Конечной целью обработки данного прерывани   вл етс  установS ление обмена с группой периферийных абонентов 14 с помощью адаптера 7 .и блока 11 сопр жени  с периферийными абонентами по информационному входу-выходу 37, Вычислитель произ0 водит загрузку адаптера 7 аналогично загрузке адаптера 6, После программного пуска адаптер передает, в блок 11 (фиг, 5) приказ, который записываетс  на регистр 72 управлени .

5 Управл юща  информаЬуа , содержаща с  на регистре 72, поступает в преобразователь 73 кода, а также поступает в коммутатор 74 сигналов интерфейса , который вырабатывает управл O ющие сигналы дл обмена с периферийными абонентами. Регистр 71 данных cjtyKHT дл  .буферизации данных ввиду малой скорости работы периферийных абонентов по сравнению с адаптером

Claims (2)

1.Процессор ЕС 1060. Техническое описание. 1977.

2.За вка ФРГ № 2725503,. кл. G 06 F 9/18, опублик. 1977 (прототип). 7 иаител ми, отличающийс   тем, что, с целью повьшени  быстродействи , в него введены блок приоритета, блок формировани  прерываний , блок формирова1ш  меток времени и блок сопр жени  с периферийными абонентами, причем управл ющий выход блока приоритета соединен с соответствун цим входом блока one- . ративной пам ти, разрешающий выход - с управл кшщм входом вычислител , разрешающими входами первого и второго адаптеров, выход блока формировани  прерываний подключен к управл ющему входу вычислител , маскирующий вход - к управл ющему вь1ходу вычислител , первый и второй запросные входы - соответственно, к В1лходам прерываний первого и второго адаптеров , третий, четвертый и п тый запроснь1е входы блока формировани  прерываний соединены соответственно с выходами прерываний панели управлени  и индикации всех блоков сопр жени  и блока формировани  меток времени, управл ющий вход которого соединен с управл ющим выходом вычислител , а управл юпщй выход - с тактовыми входами первого и второго адаптеров и всех блоков сопр жени , первый, второй и третий адресные входы блока приоритета соединены соответственно с адресными выходами вычислител , первого и второго адаптеров, первый, второй и третий запросные входы блока приоритета соединены соответственно с управл ющими выходами вычислител , первого и второго адаптеров, третий информационный вход-выход которого соедифуе /

Vf.ff

83

Sff

l/ 8

/

ff7

8ff

фуг 7