SU907838A2 - Cyclic synchronization device - Google Patents

Description

(5) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ(5) DEVICE CYCLIC SYNCHRONIZATION

1one

Изобретение относитс  к технике св зи и предназначено дл  синхронизации цифровых систем св зи с импульсно-кодовой модул цией и аремен . нык делением каналов (ИКМ-ВД).The invention relates to communication technology and is intended to synchronize digital communication systems with pulse code modulation and time. Now channel division (PCM-VD).

По основному авт.св. № 661836 известно устройство цикловой синхронизации , содержащее последовательно соединенные регистр сдвига, дешифратор , первый анализатор и первый накопитель, к другому входу которого подключен другой выход первого анализатора, а выход - к одному из входов элемента И и к другим входам которого подключены выход дешифратора непосредственно и через последовательно соединенные второй анализатор , блок управлени  и делитель частоты, выход которого подключен к другому входу второго анализатора, а выход элемента И подключен через генераторный блок к другому входу первого анализатора, причем на управл ющие входы регистра сдвига, делител  частоты и генераторного блока подан сигнал тактовой частоты, а так- же измеритель веро тности искажени  сигнала, при этом вход группового сигнала регистра сдвига через измеритель веро тности искажени  сигнала соединен с дополнительным управл ющим входом первого накопител  ШОднако это устройство имеет неto достаточную надежность удержани  синхронизма при частых искажени х позиций циклового синхросигнала.потому что есть веро тность сколь угодно длительного искажени  этих According to the main auth. No. 661836, a frame synchronization device is known, comprising a sequentially connected shift register, a decoder, a first analyzer and a first drive, to another input of which another output of the first analyzer is connected, and the output to one of the inputs of the And element and to the other inputs of which the decoder’s output is directly and through a second analyzer connected in series, a control unit and a frequency divider, the output of which is connected to another input of the second analyzer, and the output of the AND element is connected via the generator The first block is connected to another input of the first analyzer, and the control inputs of the shift register, the frequency divider and the generator block are given a clock frequency signal, as well as the signal distortion probability meter, while the group signal input of the shift register is connected through the signal distortion probability meter With the additional control input of the first accumulator, it is unclear how this device does not have sufficient reliability of keeping synchronism with frequent distortions of the positions of the cyclic sync signal. Because there is a probability arbitrarily prolonged distortion of

IS позиций во входном групповом сигнале и что, а конечном итоге, приводит к заполнению накопител  по выходу из синхронизма,, ложной установке генераторного блока, а, следователь20 но, к сбою работы последнего. Это происходит потому, что измеритель искажени  сигнала не уничтожает пам ть об ошибках,вызванных искажени ми циклового синхросигнала, а лишь увеличивает емкость накопител  по выходу из синхронизма, тем самым разрешает накопление ошибок и заполнение ими последнего. Кроме того поскольку измеритель искажени  сигна ла учитывает все возможные ошибки во входном групповом сигнале, то при сбое синхронизма,- наличие на выходе измерител  сигнала замедлени  заполнени  BTdporo накопител  задерживает прохождение через элемент И установки генераторного блока, т.е. увеличивает врем  восстановлени  синхронизма , а значит устройство имеет сравнительно низкое быстродействие. Цель изобретени  - повышение помехоустойчивости и быстродействи . Дл  достижени  этой цели в устройство цикловой синхронизации введе ны элемент НЕТ и RS-триггер, первый и второй входы которого подключены к выходам соответствующих накопителей, а выход nS-триггера подсоединен к первому входу элемента НЕТ,  торой вход которого подключен к выходу измерител  веро тности,искажени  сигна лов, а выход элемента НЕТ подсоединен к дополнительному входу первого накопител , при этом дополнительный выход генераторного оборудовани  подсоединен к дополнительному входу измерител  веро тности искажени  сиг нала. На чертеже приведена структурноэлектрическа  схемз устройства цикло вой синхронизации. Устройство цикловой синхронизации содержит регистр Т , дешифратор 2, анализаторы 3 и , блок 5 управлени  , накопители по входу 6 и по выходу 7, делитель 8 частоты, генераторный блок 9, элемент И 10,RS-три гер 11, элемент НЕТ 12, измеритель 13 искажени  сигнала. Устройство работает следующим образом . В состо нии синхронизма сигналы на выходах дешифратора 2, делители 8 частоты и генераторного блока 9 совпадают по времени. При этом на выходе анализатора k периодически по вл ютс  сигналы, заполн ющие накопитель 6 по входу, а накопитель 7 по выходу опустошен. На выходе элемента И-10 сигнала нет, и генераторный блок 9 работает синхронно с входным групповым сигналом. На выходе RS-триггера 11 высокий потенциал , и элемент НЕТ 12 открыт. При искажени х циклового синхросигнала на выходе дешифратора 2 в эти моменты времени сигналы отсутствуют, а на выходе анализатора Ц формируютс  сигналы несовпадени , которые записываютс  8 накопитель 7 по выходу. Одновременно с дополнительного выхода генераторного блока 9 на измеритель 13 искажени  сигнала поступает импульсна  последовательность огибающа  синхросигнала, с помощью которой на выходе измерител  13 Формируютс  сигналы, соответствукхцие искаженным синхрогруппам. Пройд  элемент НЕТ 12, эти сигналы вновь опустошают накопитель 7 по выходу. Таким образом, как бы часто не искажалс  цикловой синхросигнал,накопитель 7 по выходу будет посто нно опустошатьс , а ложные синхрокомбинации , присутствующие во входном групповом сигнале и выдел емые дешифратором 2, не могут осуществить сбой генераторного блока 9. ввиду отсутстви  на входе элемента И 10 сигнала разрешени  с выхода накопител  7 по выходу, чем и достигаетс  повышение помехоустойчивости устройства . При нарушении синхронизма сигналы на входах анализаторов 3 и не синфазны, сигналы несовпадени  с выхода анализатора k поступают на вход накопител  7 по выходу и заполн ют его, на выходе последнего по вл етс  сигнал, который устанавливает низкий потенциал на выходе RS-триггера 11, Этим потенциалом элемент НЕТ 12 закрываетс  и запрещает прохождение сигналов с выхода измерител  13 на сброс накопител  7 по выходу, чем и достигаетс  повышение быстродействи , так как ошибки, выдел емые измерителем 13, не могут опустошить накопитель 7 по выходу, а значит задержать прохождение через элемент И 10 сигнала установки генераторного.блока 9-Первый же сигнал несовпадени .на выходе анализатора 3 подготавливает блок 5 управлени  к установке делител  8 частоты. При по влении сигнала на выходе дешифратора 2-на выходах анализатора 3 и блока 5 управлени  формируютс  сигналы, устанавливающие делитель 8 частоты. Далее устройство переходит в режим контрол , в котором оно находитс  до тех пор,IS positions in the input group signal and that, ultimately, leads to the filling of the accumulator upon getting out of synchronism, the false installation of the generating unit, and, therefore, the investigator 20, to the failure of the latter. This occurs because the signal distortion meter does not destroy the memory of errors caused by cyclic sync signal distortions, but only increases the capacity of the accumulator after synchronization, thereby allowing the accumulation of errors and filling them with the latter. In addition, since the signal distortion meter takes into account all possible errors in the input group signal, then when synchronization fails, the presence of the accumulator of the deceleration signal BTdporo at the output of the drive delays the passage through the AND unit of the generator unit, i.e. increases the synchronization recovery time, which means the device has a relatively low speed. The purpose of the invention is to improve noise immunity and speed. To achieve this goal, the element NO and the RS flip-flop are entered into the frame synchronization device, the first and second inputs of which are connected to the outputs of the respective drives, and the output of the nS-trigger is connected to the first input of the element NO, the second input of which is connected to the output of the probability meter, signal distortion, and the output of the element NO is connected to the auxiliary input of the first accumulator, while the auxiliary output of the generator equipment is connected to the auxiliary input of the signal distortion probability meter. The drawing shows a structural electrical circuit of a cycle synchronization device. The frame synchronization device contains a register T, a decoder 2, analyzers 3 and, control block 5, drives at input 6 and output 7, frequency divider 8, generating unit 9, element 10, RS-three ger 11, element 12, meter 13 signal distortion. The device works as follows. In the synchronization state, the signals at the outputs of the decoder 2, the dividers 8 of the frequency and the generator unit 9 coincide in time. At the same time, at the output of the analyzer k, signals periodically appear filling the accumulator 6 at the input, and the accumulator 7 at the output is empty. At the output of the element I-10 there is no signal, and the generating unit 9 operates synchronously with the input group signal. The output of the RS-flip-flop 11 high potential, and the element NO 12 is open. If there are distortions of the cyclic sync signal at the output of the decoder 2 at these times, there are no signals, and at the output of the analyzer C, mismatch signals are formed, which are written to 8 drive 7 on the output. At the same time, from the additional output of the generator unit 9, the signal distortion meter 13 receives a pulse envelope clock signal with which the output of the meter 13 generates signals corresponding to the distorted sync groups. Pass element NO 12, these signals again empty the drive 7 on the way out. Thus, no matter how often the cyclic sync signal is distorted, the output drive 7 will be permanently depleted, and the false sync combinations present in the input group signal and separated by the decoder 2 cannot fail the generator unit 9. due to the absence of an And 10 element at the input the enable signal from the output of the accumulator 7 to the output, which results in an increase in the noise immunity of the device. When synchronization fails, the signals at the inputs of the analyzers 3 are not in-phase, the mismatch signals from the analyzer output k are fed to the input of accumulator 7 at the output and fill it, the signal that sets a low potential at the output of the RS flip-flop 11 appears at the output of the latter the potential element NO 12 closes and prohibits the passage of signals from the output of the meter 13 to the dump of the accumulator 7 on the output, which results in an increase in speed, since the errors highlighted by the meter 13 cannot empty the drive 7 on the output, and Cheat to delay the passage through the element 10 of the signal of the installation of the generator block 9-The first signal of a mismatch at the output of the analyzer 3 prepares the control unit 5 for the installation of the frequency divider 8. When a signal appears at the output of the decoder 2-at the outputs of the analyzer 3 and the control unit 5, signals are generated that establish the frequency divider 8. Then the device goes into control mode, in which it remains until

пока на следующей анализируемой позиции не сформируетс  комбинаци  символов, отлична  от синхрогруппы. После этого следующий сигнал на выходе дешифратора 2 установит делитель 8 частоты и устройство переходит в режим.контрол  синхронизма на другой позиции входного группового сигнала. Таким образом осуществл етс  процесс поиска синхросигнала независимо от состо ни  накопител  7 по выходу. При заполнении последнего сигнал с выхода делител  8 частоты проходит, через элемент И 10 и устанавливает генераторный блок 9 в нулевое состо ние. Если установка произошла по синхросигналу, то генераторный блок 9 будет сфазирован относительно входного группового сигнала. При этом накопитель 6 по входу заполн етс , опустошает накопитель 7 по выходу и устанавливает высокий потенциал на выходе RS-триггера 11, элемент НЕТ 12 открываетс  и разрешает прохождение сигналов с выхода измерител  13 искажени  сигнала на сброс накопител  7 по выходу чем и осуществл етс  надежное удержание синхронизма при сколь угодноuntil a character combination is formed at the next position being analyzed, it is different from the sync pattern. After that, the next signal at the output of the decoder 2 will set the frequency divider 8 and the device switches to synchronization control mode at another position of the input group signal. In this way, the process of searching for the sync signal is carried out regardless of the state of the accumulator 7 on the output. When the latter is filled, the signal from the output of the frequency divider 8 passes through element 10 and sets the generating unit 9 to the zero state. If the installation occurred on the clock signal, then the generator unit 9 will be phased relative to the input group signal. At the same time, the drive 6 is filled at the input, empties the drive 7 at the output and sets a high potential at the output of the RS flip-flop 11, the element NO 12 opens and allows the signals from the output of the distortion signal meter 13 to reset the drive 7 to pass through the output and reliably keeping synchronism

низкой достоверности входного ГРУППОlow confidence input gruppo

вого сигнала.signal.

Положительный эффект от использовани  предлагаемого устройства заключаетс  в повышении помехоустойчивости циклового синхронизма, а также имеет более высокую надежность удержани  синхронизма при резких изменени х достоверности входного сигнала, например при грозовых разр дах или переключени х больших токов.The positive effect of using the proposed device is to improve the noise immunity of cyclic synchronism, and also has a higher reliability of maintaining synchronism with sudden changes in the reliability of the input signal, for example, during lightning discharges or high current switching.

Claims (1)

1. Авторское свидетельство СССР N 661836, кл. Н 0 L 7/08, 1977 (прототип).1. USSR author's certificate N 661836, cl. H 0 L 7/08, 1977 (prototype). Вхо9 тактовва частотыVok9 frequency clock ВмО групг о9ого сигналаVmO group of the signal