SU907549A1 - Device for controlling digital system - Google Patents

Description

(54) УСТРОЙСТВО УПРАВЛЕНИЯ ЦИФРОВОЙ СИСДЕМОЙ(54) DIGITAL SYSTEM MANAGEMENT DEVICE

1one

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых вычислительных устройствах.The invention relates to computing and can be used in digital computing devices.

Известны устройства управлени  цифровыми системами, осуществл ющие управление ка отдельными вычиспитепьными устройствами, так и цифровыми системами , которые реализованы на указанных вычислительных устройствах .i.Control devices for digital systems are known that control both individual computing devices and digital systems that are implemented on said computing devices .i.

Недостатками этих устройств 1тл ютс  их малое быстродействие, сложность и-Отсутствие управлени  периодическими задачами. ,The disadvantages of these devices are their low speed, complexity and the lack of management of periodic tasks. ,

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство управлени  технологическими процессами в peaTibHOM масштабе времени на управл ющей ЭВМ Видеотон ЮЮБ , содержащее цифровую систему, котора  включает в себ  последовательно соединенные регистр адреса команд, блок срав пени  и регистр пам ти. Устройство управлени  цифровой системой содержит также адресные регистры и генератор периодических импульсов, выход которого подключен на счетные входы реверсивных счетчиков, выходы которых соединены с первыми входами первых элементов И, вторые входы которых подключены к1йй ходам регистров пам ти. Кроме того, устройство включает в себ  два коммутатора и блок управлени , которые представл ют собой сложные логические элементы , трудно реализуемые на практике. Ука10 занные блоки резко уменьшают быстродействие Всего устройства в целом .2J.The closest in technical essence to the present invention is a process control device in a peaTibHOM time scale on a control computer Videoton SUB, containing a digital system that includes serially connected command address register, block compare and memory register. The digital system control device also contains address registers and a periodic pulse generator, the output of which is connected to the counting inputs of reversible meters, the outputs of which are connected to the first inputs of the first And elements, the second inputs of which are connected to the 1st registers of memory registers. In addition, the device includes two switches and a control unit, which are complex logic elements that are difficult to implement in practice. These units drastically reduce the speed of the device as a whole .2J.

Недостатками известного устройства  вл ютс  его низкое быстродействие и The disadvantages of the known device are its low speed and

15 сложность конструкции.15 design complexity.

Цель изобретени  - повышение быстродействи  устройства.The purpose of the invention is to increase the speed of the device.

Claims (2)

Поставленна  цель достигаетс  тем, что в устройство управлени  цифровой си20 стемой, содержащее N регистров начального адреса задачи, N- регистров номера запуска , N элементов И, Ь1 реверюивных счетчиков, генератор импульсов, выход ко- . 3.00 торого соединен со входом пр мого счета всех реверсивных счетчиков, вход каждого счетчика соединен с выходом соответствующего элемента И, первый вход каждого элемента И соединен с выходом соответствукшего регистра номера запуска , второй вход каждого элемента И соединеи с выходом переполнени  соответст- вующ1его счетчика, введены эпемент ИИЛИ , бнок стековых регистров и дополнитет1ьный эпемент И, первый вход которого подк ючеи к входу окончани  программы устройства, второй вход - к выходу блока стековых регистров, вход которого пошспючен к выходу эпемента И-ИЛИ, информационные входы которого соединены с соответствующим регистром начального адреса, а управл ющие входы - с выходом переполнени  соответствукацего реверсивного счетчика. На чертеже представлена блок-схема предлагаемого устройства. Устройство содержит генератор 1 (периодических) импульсов, выходы которого подкдючены к счетным входам peaepi сивных счетчиков 2;j-2{g, выходы которых соединены с первыми входами элементов И , вторые входы элементов И подключены к выходам регистров (yj номера запуска выходы реверсивных счетчиков ,j и регистров 5 -5{s| начального адреса задач подключены к входам элемента И-ИЛИ 6, соединенного в свою очередь последовательно с блоком стековых регистров и первым входом до попнительного элемента И 8. Блоки управл емой цифровой системы вкшочают в себ  последовательно соединенные регистр 9 адреса команд, биок 10 сравнени  и регистр 11. Второй вход дополнительного элемента И 8 подключен к выходу блока 1О сравнени . Предлагаемое устройство позвол ет управл ть периодическими задачами, дл  решени  которых предназначена цифрова  .C 1ДГА.г1 Л. т Mft,fb- Л1..,щ 1Ч лщ ..« iсистема . Начапьные адреса задачи хран т с  в регистрах 5, 5, начального адреса, а период запуска задач хранитс  в регистрах 4. 42, ..., 4|g номера запуска . Предлагаемое устройство работает еледуюшим образом. Генератор 1 периодических имщ льсов посыпает последовательно импульсы на реверсивные счетчики 2, 2,, ..., 2|. Сигнал перепотшенн  с одного из реверсивных счетчиков, например 2 оступаег на первый вход элемента И-И}1И 6. При 94 этом содержимое соответствующего регистра 5 начального адреса поступает через второй вход элемента И-ИЛИ 6 и блок 7 стековых регистров. Кроме того, сигнал о перепопнении реверсивного счетчика 2 поступает на первый вход первого элемента И 3 и значение второго регистра 4 запуска поступает через второй вход первого элемента 3 в реверсивный счетчик 2Ц дл  восстановлени  его начального значени . Аналогично осуществл етс  работа устройства при переполнении других реверсивных счетчиков 2п-2 В блоке 10 сравнени  осуществл етс  сравнение кода конца задачи, хранимого в регистре 11, с текущим значением адреса команд, наход щегос  в регистре 9 адреса команд. При совпадении текущего значени  адреса команд с кодом конца задачи в блоке 10 сравнени  вырабатываетс  разрешающий сигнал, который поступает на второй вход дополнительного элемента И 8, и значение адреса команд из блока 7 стековых регистров поступает через первый вход дополнитепь- ного эпемента И 8 и регистра 9 адреса команд, что  вл етс  сигналом дл  цифровой вычислительной системы на решение очередной задачи. Технике-экономический эффект от внед- рени  предлагаемого изобретени  составит 12О-144 тыс. руб, в год. Формула изобретени  Устройство управлени  цифровой системой , содержащее N регистров начального адреса задачи, N регистров номера запуска , N элементов И, N реверсивных счет чиков , генератор импупьсов, выход которого соединен со входом пр мого счета реверсивных счетчиков, вход каждого счетчика соединен с выходом соответствующего элемента И, первый вход каждого элемента И соединен с выходом соответствующего регистра номера запус- ка, второй вход каждого элемента И соединен с выходом переполнени  соответствуюшего счетчика, отпичающее с   тем, что, с цепью повыщени  быстродействи , в него введены эпемент ИИЛИ , блок стековых регистров и дополнительный эпемент И, первый вход которого подключен к входу окончани  программы устройства, второй вход - к выходу 590 блока стоковых регистров, вход которого подключен к выходу элемента И-ИЛИ, информационные входы которого соединенены с соответствующим регистром начального адреса, а управл ющие входы с выходом переполнени  соответствующего реверсивного счетчика. 49 Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 667968, кл. Q Об F 15/ОО, 1977. The goal is achieved by the fact that the control unit contains a digital system containing N registers of the initial address of the task, N-registers of the start number, N elements I, L1 revering counters, a pulse generator, the output of the co-. 3.00 of which is connected to the direct input of all reversible counters, the input of each counter is connected to the output of the corresponding element AND, the first input of each element AND is connected to the output of the corresponding start number register, the second input of each element AND the connection to the overflow output of the corresponding counter, is entered the EID element of time, the Bin of stack registers and the additional E element of E, the first input of which is connected to the input of the end of the program of the device, the second input - to the output of the block of stack registers whose input is spyuchen epementa to the output AND-OR data inputs of which are connected with the corresponding start address register, and control inputs - yield sootvetstvukatsego overflow down counter. The drawing shows a block diagram of the proposed device. The device contains a generator of 1 (periodic) pulses, the outputs of which are connected to the counting inputs of peaepi counters 2; j-2 {g, the outputs of which are connected to the first inputs of the And elements, the second inputs of the And elements are connected to the outputs of the registers (yj start number outputs of reversible counters , j and registers 5 -5 {s | the initial address of the tasks are connected to the inputs of the AND-OR 6 element, which is connected in turn with the stack register module and the first input up to the AND 8 control element. The controllable digital system blocks go to consequently, the command addresses of the command, the comparison bioc 10, and the register 11 are connected. The second input of the additional element I 8 is connected to the output of the comparison unit 1 O. The proposed device allows controlling the periodic tasks for which digital .C DGA.1 L is intended. , fb-L1 .., ui 1 lsl .. "System. The initial addresses of the task are stored in registers 5, 5, the starting address, and the start-up period of tasks is stored in registers 4. 42, ..., 4 | g of the launch number . The proposed device works the same way. The generator 1 of periodic waveforms is sequentially sprinkled with pulses on reversible counters 2, 2 ,, ..., 2 |. The signal is recirculated from one of the reversible counters, for example, 2 is supplied to the first input of the AND-AND} 1I 6. When this is done, the contents of the corresponding register 5 of the initial address are received through the second input of the AND-OR 6 element and the block 7 of the stack registers. In addition, the signal to re-identify the reversible counter 2 is fed to the first input of the first element And 3 and the value of the second start register 4 is fed through the second input of the first element 3 to the reversible counter 2C to restore its initial value. Similarly, the device operates when other reverse 2p-2 counters overflow. In comparison block 10, the end code of the task stored in register 11 is compared with the current value of the command address, which is in command address register 9. When the current value of the command address coincides with the task end code in the comparison block 10, an enable signal is generated, which is fed to the second input of an additional element And 8, and the command address value from the block 7 of the stack registers is received through the first input of the additional 8 And 8 and register 9 addresses of commands, which is a signal for a digital computing system to solve the next task. Technique-economic effect from the implementation of the proposed invention will be 12O-144 thousand rubles per year. The invention The digital system control unit containing N registers of the initial address of the task, N registers of the start number, N elements AND, N reversible counters, impulse generator, the output of which is connected to the direct count input of the reversible counters, the input of each counter connected to the output of the corresponding element And, the first input of each element AND is connected to the output of the corresponding register of the start number, the second input of each element AND is connected to the output of the overflow of the corresponding counter, which is so that, with the speed boosting circuit, the EID element of eject is entered, the block of stack registers and the additional emit of AND, the first input of which is connected to the input of the end of the device program, the second input is connected to the output 590 of the stock of registers whose input is connected to the output of the element AND-OR, whose information inputs are connected to the corresponding register of the start address, and the control inputs with the overflow output of the corresponding reversible counter. 49 Sources of information taken into account during the examination 1. USSR author's certificate No. 667968, cl. Q About F 15 / OO, 1977. 2.V1BEOTON ЮЮБ pRpCESS pj-og rohn cspmag- v eszeeies 2O1 031 OO 01 (прототип).2.V1BEOTON YuYUB pRpCESS pj-og rohn cspmag-v eszeeies 2O1 031 OO 01 (prototype).