Claims (1)
Поставленна цель достигаетс тем, что в устройство дл сравнени частот , содержащее формирователь коротких импульсов, выход которого соединен с первым входом элемента И-НЕ, де литель частоты импульсов, единичный выход которого подключен к тактовому входу счетного триггера, нулевой выход которого соединен со вторым входом элемента И-НЕ, вход формировател коротких импульсов соединен с первой входной шиной, счетный вход делител частоты импульсов подключен к второй входной шине, а входы асинхро -ной установки нул делитет частоты импульсов и счетного триггера объединены между собой, и асинхронный триггер, дополнительно введен элемен задержки, включенный между выходом формировател коротких импульсов и входом асинхронной установки нул д лител частоты импульсов, нулевой выход которого подключен к третьему входу элемента И-НЕ, выход которого соединен с единичным входом асинхронного триггера, нулевой вход которого подключен к нулевому выходу .счетного триггера и ко входу бло кировки делител частоты импульсов. На фиг.1 представлена функционал на схема устройства дл сравнени частот-, на фиг.2 - временна диаграмма работы устройства дл сравнени частот. Устройство дл сравнени частот содержит формирователь 1 коротких импульсов, элемент И-НЕ 2, элемент 3 задержки, делитель Ц частоты импульсов, счетный триггер 5, асинхронный триггер Б, первую входную шину 7, вторую входную шину 8 и выходную щину 9Устройство дл сравнени частот работает следующим образом. Рассмотрим работу устройства, на чина с момента установки делител Ц частоты и триггера 5 в нулевое сос то ние. После этого делитель k часто ты начинает считать импульсы. Если частота сигнала на входной шине 7 велика по сравнению с частотой на выходной шине 8, то в момент формировани импульса, соответствующего переднему фронту сигнала на входной шине 7. делитель k частоты не запол нен, триггер 5 находитс в нулевом состо нии и импульс проходит через элемент И-НЕ 2 на единичный вход триггера 6, устанавлива его в единичное состо ние. Упом нутый импуль пройд через элемент 3 задержки, ус танавливает в нулевое состо ние делитель 4 частоты и триггер 5, после чего начинаетс новый цикл измерени во врем которого триггер 6 сохран ет свое состо ние. Пусть теперь частота сигналов на входной шине 7 уменьшаетс , в новом цикле измерений делитель k частоты заполн етс , причем на его единичном выходе устанавливаетс единица , а на инверсном выходе нуль, а триггер 5 сохран ет нулевое состо ние . Тогда к моменту формировани следующего импульса формирователем элемент И-НЕ 2 закрыт, а триггер 6 остаетс в прежнем состо нии. 94 При дальнейшем уменьшении частоты сигнала на входной шине 7 в очередном цикле измерений срабатывает триггер 5- При этом сигналом от его нулевого выхода триггер 6 перебрасываетс в нулевое состо ние, одновременно вход делител частоты блокируетс до начала следующего цикла (этим.предотвращаютс ложные переключени триггера 6). При увеличении частоты сигнала на входной шине 7 сначала наблюдаетс ситуаци , когда делитель частоты 4 заполнен, а триггер 5 находитс в нулевом состо нии, триггер 6 сохран ет нулевое состо ние, а затем ситуаци , когда не заполн етс делитель k частоты. Данное устройство позвол ет легко перестраиватьс при изменении номинала частоты сигнала на входной шине 7 путем либо изменени частоты сигнала на входной шине Ь, либо изменением коэффициента делени делите л 4 частоты. Ширина гистерезиса также может легко регулироватьс . Устройство дл сравнени частот позвол ет повысить надежность работы схем выделени несущей частоты систем ФАПЧ в демодул торах когерентных систем св зи, расшир их полосу захвата путем подключени на врем по влени больших частотных расстроек дополнительной системы ЧАП. Формула изобретени Устройство дл сравнени частот, содержащее формирователь коротких импульсов, выход которого соединен с.первым входом элемента И-НЕ, делитель частоты импульсов, единичный выход которого подключен к тактовому входу счетного триггера, нулевой выход которого соединен со вторым входом элемента И-НЕ,вход формировател коротких импульсов соединен с первой входной шиной, счетный вход делител частоты импульсов подключен к второй входной шине, а входы асинхронной установки нул делител частоты импульсов и счетного триггера объединены между собой, и асинхронный триггер, отличающеес тем, что,- с целью расширени функциональных возможностей, в него дополнительно введен элемент задержки, включенный между выходом iThis goal is achieved by the fact that a frequency comparison device containing a short pulse shaper, the output of which is connected to the first input of the NAND element, a pulse frequency divider, the single output of which is connected to the clock input of the counting trigger, the zero output of which is connected to the second input element AND-NOT, the input of the short pulse pulse generator is connected to the first input bus, the counting input of the pulse frequency divider is connected to the second input bus, and the inputs of the asynchronous setting zero frequency divide them pulses and a counting trigger are interconnected, and an asynchronous trigger additionally introduced a delay element connected between the output of the short pulse generator and the input of the asynchronous setting zero pulse frequency generator, the zero output of which is connected to the third input of the NAND element whose output is connected to the unit the input of the asynchronous trigger, the zero input of which is connected to the zero output of the counting trigger and to the blocking input of the pulse frequency divider. FIG. 1 shows the functionality of the device diagram for frequency comparison; FIG. 2 is a timing diagram of the device operation for frequency comparison. A device for comparing frequencies contains a shaper 1 short pulse, an element IS-NOT 2, a delay element 3, a pulse frequency divider C, a counting trigger 5, an asynchronous trigger B, the first input bus 7, the second input bus 8 and the output bus 9 in the following way. Consider the operation of the device, on the rank since the installation of the divider C frequency and the trigger 5 in the zero state. After this, the divisor k often starts counting impulses. If the frequency of the signal on the input bus 7 is high compared to the frequency on the output bus 8, then at the moment of formation of the pulse corresponding to the leading edge of the signal on the input bus 7. the frequency divider k is not filled, trigger 5 is in the zero state and the pulse passes through the element AND NOT 2 on the unit input of the trigger 6, set it to the unit state. Said pulse passes through the delay element 3, sets the frequency divider 4 and the trigger 5 to the zero state, after which a new measurement cycle starts, during which the trigger 6 retains its state. Now let the frequency of the signals on the input bus 7 decrease, in the new measurement cycle the frequency divider k is filled, one is set at its single output and zero at the inverse output, and the flip-flop 5 retains the zero state. Then, by the time the next pulse is formed by the shaper, the AND-HE 2 element is closed, and the trigger 6 remains in the same state. 94 With a further decrease in the frequency of the signal on the input bus 7 in the next measurement cycle, the trigger 5 is triggered. At this, the trigger 6 is shifted to its zero state by a signal from its zero output, while the input of the frequency divider is blocked until the beginning of the next cycle (this prevents false switching of the trigger 6 ). When the frequency of the signal on the input bus 7 increases, the situation is first observed when frequency divider 4 is filled, and trigger 5 is in the zero state, trigger 6 retains the zero state, and then the situation when the frequency divider k is not filled. This device allows you to easily tune when changing the nominal frequency of the signal on the input bus 7 by either changing the frequency of the signal on the input bus b or changing the division factor of 4 times the frequency. The hysteresis width can also be easily adjusted. A device for comparing frequencies makes it possible to increase the reliability of the operation of the allocation of the carrier frequency of PLL systems in demodulators of coherent communication systems, and to expand their capture bandwidth by connecting to the time of occurrence of large frequency detunings of an additional CHAP system. Claim device Comparison of frequencies containing a short pulse shaper, the output of which is connected to the first input of the NAND element, a pulse frequency divider, the single output of which is connected to the clock input of the counting trigger, the zero output of which is connected to the second input of the NAND element, the input of the short pulse generator is connected to the first input bus, the counting input of the pulse frequency divider is connected to the second input bus, and the inputs of the asynchronous setting zero of the pulse frequency divider and counting tr ggera combined with each other, and an asynchronous trigger, characterized in that, - in order to expand the functional capabilities, it is additionally introduced delay element connected between the output i