SU892712A1 - Device for converting pulse trains into time intervals - Google Patents

Description

54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ СЕРИЙ ИМПУЛЬСОВ ВО ВРЕМЕННЫЕ ИНТЕРВАЛЫ54) DEVICE FOR TRANSFORMING SERIES OF PULSES INTO TEMPORARY INTERVALS

II

Изобретение относитс  к импульсной технике, в частности к системам обработки информации, представленной в число-импульсной форме.The invention relates to a pulse technique, in particular, to information processing systems represented in a pulse number form.

Известно устройство дл  преобразовани  серий импульсов во временные интервалы, содержащие ждущие мультивибраторы, счетньш триггер, логические элементы 13.A device is known for converting a series of pulses into time intervals containing waiting multivibrators, a counting trigger, logic elements 13.

Однако данное устройство харак-.. теризуетс  невысокой точностью преобразовани  и незначительным диапазоном изменени  частоты импульсов .However, this device is characterized by a low conversion accuracy and an insignificant range of pulse frequency variations.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройстводл  преобразовани  импульсов во временные интервалы, содержащее счетчики опорного « текущего чисел, выходы которых соединены со входами блока совпадени , двухразр дный сдвиговый регистр, два элемента И, блок запрета и триггер.The closest in technical essence to the present invention is a device for converting pulses into time intervals, containing counters of the reference "current numbers, the outputs of which are connected to the inputs of the coincidence unit, a two-bit shift register, two AND elements, a prohibition block and a trigger.

,при этом вход устройства соединен со входом блока запрета и тактир ющим входом сдвигового регистра, вход сброса которого подключен к выходу блока совпадени , а инверсный выход первой  чейки соединен со входом сброса счетчика опорного числа и с первым входом первого элемента И, подключенного своим .выходом ко входу счетчика опорного числа, вторым while the device input is connected to the input of the prohibition block and the clock input of the shift register, the reset input of which is connected to the output of the coincidence block, and the inverse output of the first cell is connected to the reset input of the reference number counter and the first input of the first element AND connected by its output to the input of the counter reference number, the second

to входом к инверсному выходу второй  чейки сдвигового регистра, а третьим входом - к шине тактовых импульсов , к тактирующему входу триггера и ко второму входу второго to the input to the inverse output of the second cell of the shift register, and the third input to the clock pulse bus, to the clock input of the trigger and to the second input of the second

t$ элемента И, соединенного своим выходом со входом счетчика текущего .числа, вторым входом - с выходом триггера, а третьим входом - с инверсным выходом второй  чейки t $ of the element I, connected by its output to the input of the current count number, the second input to the trigger output, and the third input to the inverse output of the second cell

п сдвигового регистра и управл ющим входом блока запрета, выход которого подключен к входу сброса счетчика текущего числа 23. Однако в известном устройстве передний фронт выходного импульса формируетс  вторым импульсом серии, а задний - через два интервала следовани  импульсов после последнего импульса серии. В случае минимального интервала между сери ми, который определ етс  отсутствием одного импульса в последовательности, задний фронт выходного импульса и фо мирование импульса сброса совпадают Г с первым импульсом следзпощей серий, что вызывает сбой работы устройства, вызывающий ошибку преобразовани  в один импульс серии. Цель изобретени  .-. повьпце ие точности преобразовани . Поставленна  цель достигаетс  тем, что в устройство дл  преобразовани  серий импульсов во временньш интервалы, содержащее счетчики опорного и текущего чисел, выходы кото.рых соединены со входами блока совпадени , и триггер, вход которого подключен к шине тактовых импульсов и счетному входу счетчика опорного числа, а выход триггера соединен со счетным входом счетчика текзпцего числа, дополнительно введены блок исключени  первого импульса, три триггера, счетчик контрольный и блок совпадени , входы которого соединены с выходами счетчика текущего числа и счетчика контрольного, а выход подключен к входу сброса) блока исклю чени  первого импульса, счетный вход которого соединен с шиной серий импульсов и счетным входом первого дополнительного триггера, вход сброса которого подключен к инверсному выходу второго дополнительного триггера , счетньй вход которого соединен с выходом первого дополнительного триггера и разрешающими входами счет чика опорного числа и счётчика конт рольного, счетный вход которого соединен .со счетным входом счетчика текущего числа, вход сброса которого подключен к выходу блока исключени  первого импульса и счетному входу третьего .дополнительного триггера, вход сброса которого соединен с- выходом основного блока совпадени , а выход подключен к разрешающему входу счетчика текущего числа и выходной шине устройства. На фиг. I представлена функционал на  схема устройства; на фиг, 2 - вр менные диаграммы, по сн ющие его работу . , Устройство содержит триггеры 1-4, блок 5 исключени  первого импульса, счетчик 6 опорного числа, счетчик 7 текущего числа, счетчик 8 контрольный , блоки 9 и 10 совпадени , шину 11 тактовых импульсов, шину 12 серий импульсов и шину 13 выхода устройства. Шина I1 подключена к счетным входам счетчика 6 и триггера 3, шина 12 соединена со счетным входом триггера 1 к входам блока 5, выход которого подключен к счетному входу триггера 4 и входу сброса счетчика 7, счетный вход которого соединен со счетным входом счетчика 8 и выходом триггера 3, а разрешающий - с выходом триггера 4 и шиной 13, разрешающие входы счетчиков 6,8 соединены между собой с выходом триггера 1 и счетным входом триггера 2, инверсный выход которого соединен с входом сброса триггера 1, входы блока 10 соединены с выходами счетчиков 6,7, а выход - со входом сброса триггера 4, входы блока 9 соединены с выходами счетчиков 7,8, а выход с входом сброса блока 5. Устройство работает следующим образом . В исходном состо нии устройства {фиг. 1 цепи установки в исходное состо ние не показаны) триггеры 1-4, блок 5 и счетчик 6 наход тс  в нулевом состо нии, а счетчик 8 в состо нии просчитанной единицы. Первым импульсом серии, поступающей на шину 12, триггер 1 перебрасываетс  в единичное состо ние и разрешает счет счетчикам 6 и 8. Тактовые импульсы частотой ff с шины 1 I поступают на счетные входы триггера 3 и счетчика 6. На выходе триггера 3 формируютс  импульсы с частотой fJ.-f(2, которые поступают на счетные входы счетчиков 7 и 8. Счетчик 6 просчитывает тактовые импульсы, а счетчик 8 импульсы частотой до прихода второго импульса серии, который перебрасывает триггер 1 в исходное нулевое состо ние, закрыва  счетчики 6 и 8 нулевым потенциалом по разрешающим входам. Нулевым перепадом на своем единичном выходе триггер 1 перебрасывает триг гер 2, который нулевым потенциалом со своего инверсного выхода блоки рует триггер 1 по входу сброса. Чис-г ло тактовых импульсов п , просчитан ное счетчиком 6, пропорционально периоду следовани  импульсов в сери х. Количество импульсов, просчитанное счетчиком 8(h|2+l). Такие состо ни  счетчиков 6 и 8 сохран ютс  на все врем  работы устройства.n the shift register and the control input of the prohibition unit, the output of which is connected to the reset input of the current number counter 23. However, in the known device, the leading edge of the output pulse is generated by the second pulse of the series, and the rear through two pulse intervals after the last pulse of the series. In the case of a minimum interval between the series, which is determined by the absence of one pulse in the sequence, the rear edge of the output pulse and the formation of the reset pulse coincide with the first pulse following the series, which causes the device to malfunction, causing a conversion error to one series pulse. The purpose of the invention .-. more accurate conversion. This goal is achieved by the fact that a device for converting a series of pulses into time intervals, containing counters of the reference and current numbers, whose outputs are connected to the inputs of the coincidence unit, and a trigger, whose input is connected to the clock bus and the counting input of the reference number counter, and the trigger output is connected to the counting input of the current number counter, additionally the first pulse exclusion block, three triggers, the control counter and the coincidence block, whose inputs are connected to the counter outputs, are added. the current number and counter of the control, and the output is connected to the reset input) of the exclusion unit of the first pulse, the counting input of which is connected to the bus of the pulse series and the counting input of the first additional trigger, the reset input of which is connected to the inverse output of the second additional trigger, the counting input of which is connected to the output of the first additional trigger and the enable inputs of the reference number counter and the control counter, whose counting input is connected to the counting input of the current number counter, the reset input to It is costly connected to the output of the first pulse exclusion unit and the counting input of the third additional trigger, the reset input of which is connected to the output of the main matching unit, and the output connected to the enable input of the current number counter and the output bus of the device. FIG. I shows the functionality of the device; Fig. 2 shows time diagrams that explain his work. The device contains triggers 1-4, block 5, exclusion of the first pulse, counter 6 of the reference number, counter 7 of the current number, counter 8 control, blocks 9 and 10 coincidence, bus 11 clock pulses, bus 12 series of pulses and bus 13 the output of the device. Bus I1 is connected to the counting inputs of the counter 6 and trigger 3, bus 12 is connected to the counting input of trigger 1 to the inputs of block 5, the output of which is connected to the counting input of trigger 4 and the reset input of the counter 7, the counting input of which is connected to the counting input of the counter 8 and output trigger 3, and allowing - with trigger output 4 and bus 13, enabling inputs of counters 6.8 are interconnected with trigger output 1 and counting input of trigger 2, the inverse output of which is connected to reset input of trigger 1, inputs of unit 10 are connected to outputs of counters 6.7, and out - with the reset input of flip-flop 4, the block 9 inputs connected to outputs of the counters 7,8, and the output from the block reset input 5. The apparatus operates as follows. In the initial state of the device {FIG. 1, the reset circuit is not shown) triggers 1-4, block 5 and counter 6 are in the zero state, and counter 8 is in the state of the counted unit. The first impulse of the series arriving at bus 12, trigger 1 is transferred to one state and enables counters 6 and 8 to count. Clocks of ff frequency from bus 1 I go to counting inputs of trigger 3 and counter 6. At the output of trigger 3, pulses with a frequency of fJ.-f (2, which arrive at the counting inputs of counters 7 and 8. Counter 6 calculates the clock pulses, and counter 8 pulses with a frequency before the arrival of the second pulse of the series, which flips trigger 1 to the initial zero state, closing the counters 6 and 8 to zero by potential A zero difference at its single output trigger 1 flips trigger 2, which, with zero potential, blocks trigger 1 at the reset input from its inverse output. The number of clock pulses n calculated by the counter 6 is proportional to the pulse duration in the series The number of pulses counted by the counter 8 (h | 2 + l). Such states of the counters 6 and 8 are maintained for the entire duration of the device operation.

Первый импульс серии исключаетс  блоком 5 (фиг. 2). Второй и последующие импульсы серии поступают с выхода блока 5 на счетный вход триггера 4, работающего в режиме удержани  единичного состо ни , и на вход сброса счетчика 7, устанавлива  его в исзшдное состо ние. Второй импульс серии, перебрасыва  триггер 4, начинает формирование выходного импульСа , поступающего на разрешающий ход счетчика 7 и на выходную шину 13. Счетчик 7 просчитывает импульсы частотой f , В каждом интервале он просчитывает п/2 импульсов и песбрасываетс  в исходное состо ние последующим импульсом серии с выхода блока 5. При окончании серии импульсов (отсутствует импульс в последовательности ) счетчик 7 продолжает считать. В состо нии просчета (п/2 + 1) импульсов блок 9 вьодает импульс сброса дл  блока 5, устанавлива  его в исходное состо ние. При просчете п-го импульса счетчиком 7 блок 10 выдает импульс сброса дл  триггера 4, закайчива  тем самым формирование выходного импульса , длительность которого пропорциональна количеству импульсов в серии. Первый импульс следующей серии исключаетс  блоком 5, а второй сбрасывает счетчик 7 в исходное состо -, ние и перебрасывает триггер 4, на выходе которого начинает формироватьс  следующий выходной импульс. Так как серии импульсов формируютс  из последовательности импульсов стабильной частоты, определение интервала ме вду импульсами в последующих сери х не требуетс  (счетчик 6 сохран ет свое состо ние), что позвол ет исключать первые импульсы последующих серий , тем самым устран   возможность накладок и сбоев в работе устройства.The first impulse of the series is eliminated by block 5 (Fig. 2). The second and subsequent pulses of the series come from the output of block 5 to the counting input of the trigger 4, operating in the hold state, and to the reset input of the counter 7, setting it to the idle state. The second impulse of the series, transferring the trigger 4, starts forming the output impulse, arriving at the resolving stroke of the counter 7 and the output bus 13. The counter 7 calculates the impulses with the frequency f, In each interval it calculates p / 2 impulses and returns the initial impulse of the series from the output of block 5. At the end of a series of pulses (there is no pulse in the sequence), counter 7 continues to count. In the state of miscalculation (p / 2 + 1) of pulses, block 9 triggers a reset pulse for block 5, setting it to the initial state. When calculating the p-th pulse by the counter 7, the block 10 outputs a reset pulse for trigger 4, thereby filling the formation of an output pulse, the duration of which is proportional to the number of pulses in the series. The first impulse of the next series is eliminated by block 5, and the second resets the counter 7 to its initial state, and flips trigger 4, at the output of which the next output impulse begins to form. Since the pulse series are formed from a sequence of stable frequency pulses, the determination of the interval between the pulses in subsequent batches is not required (counter 6 retains its state), which eliminates the first pulses of subsequent batches, thereby eliminating the possibility of overlays and malfunctions devices.

При использовании предлагаемого устройства в кодирующих системах, где может возникать необходимость изменени  частоты импульсной последовательности , дл  восстановлени  уст-ройства в исходное состо ние перед каждым изменением частоты используетс  так назьшаемый импульс (сигнал ) фазы.When using the proposed device in coding systems, where it may be necessary to change the frequency of a pulse sequence, a so-called phase pulse (signal) is used to restore the device to its original state before each frequency change.

Claims (2)

1.Авторское свидетельство СССР № 457173, кл. Н 03 К 5/00, 1973.1. USSR author's certificate number 457173, cl. H 03 K 5/00, 1973. 2.Автдрское свидетельство СССР № 653742, кл. Н 03 К 13/20, 1979 (прототип).2.Avtdrskoe certificate of the USSR No. 653742, cl. H 03 K 13/20, 1979 (prototype). юYu ЛL IDID фиг Zfig z 1one ЬB ЧH гg II