SU873381A1 - Automatic frequency fine adjustment device - Google Patents

Description

(54) УСТРОЙСТВО АВТОМАТИЧЕСКОЙ ПОДСТРОЙКИ ЧАСТОТЫ(54) DEVICE OF AUTOMATIC FREQUENCY ADJUSTMENT

. 1 .. one .

Изобретение относитс  к радиотехнике и может использоватьс  в аппаратуре систем св зи.The invention relates to radio engineering and can be used in the equipment of communication systems.

Известно устройство автоматической подстройки частоты, содержащее последовательно соединенные генератор, управл емый делитель, блок сравнени  фаз, другой вход которого  вл етс , входом устройства, и накапливающий . сумматор, к второму входу которого подключен регистр, а выход накапливающего сумматора подключен к управл ющему входу управл емого делител  1J.A device for automatic frequency control is known, comprising a generator connected in series, a controlled divider, a phase comparison unit, the other input of which is the input of the device and the accumulator. the adder, to the second input of which the register is connected, and the output of the accumulating adder is connected to the control input of the controlled divider 1J.

Однако известное устройство имеет 5 сравнительно невысокую точность.However, the known device has 5 relatively low accuracy.

Целью изобретени   вл етс  повьаиение точнорти ;The aim of the invention is to develop precision;

Цель достигаетс  TeW, что межд входом устройства и входом регистра 20 включены последовательно цифровой частотный детектор, к другому входу которого подключен генератор, первый элемент И и счетчик - сумматор, меж-ду выходом счетчика - сумматора и его 5 первым управл ющим входом включены последовательно второй элемент И, третий элемент И и триггер знака, между выходом второго элемента И и нулевым входом триггера знака включен чет-JOThe goal is to achieve TeW that between the input of the device and the input of register 20 a digital frequency detector is connected in series, to another input of which is connected a generator, the first element AND and the counter - adder, between the output of the counter - adder and its 5 first control input are connected in series with the second And element, the third element And and the sign trigger, between the output of the second element And and the zero input of the sign trigger is included even-JO

вертый элемент И, другой выход триггера знака подключен к второму управл ющему входу счётчика - сумматора, между выходом генератора и другим входом регистра включен последовательно п тый элемент И, счетчик, блок управлени , другой вход которого подключен к генератору, v блок очередности, к второму входу которого подключен выход управл емого делител , второй вы-ход блока очередности подключен к третьему входу накапливак цего сумматора , второй, третий и четвертый выходы блока управлени  подключены соответственно к другому входу первого элемента И, к другому входу счетчика сумматора и к другому входу п того элемента И,положительный знаковый выход цифрового частотного детектора по подключен к другому входу четвертого элемента Ник третьему управл ющему входу счетчика - сумматора,отрицательный знаковый выход цифрового частотного детектора - к четвертому управл ющему входу счетчика - сумматора и к другому входу третьего элемента И,третьи входы третьего и четвертого элементов И подключены к входу устройства , а дополнительные выходы управл емого делител  подключены к соотвеЧктвующим дополнительным входам цифрового частотного детектора.And the other element of the trigger sign is connected to the second control input of the counter - adder, between the generator output and the other register input is connected the sequentially fifth element, the counter, the control unit, the other input of which is connected to the generator, v the output of which is connected to the output of the controlled divider, the second output of the sequence block is connected to the third input of the accumulator of the totalizer, the second, third and fourth outputs of the control unit are connected respectively to another input of the first And, to another input of the counter of the adder and to another input of the fifth element And, the positive sign output of the digital frequency detector is connected to another input of the fourth element Nick to the third control input of the counter - adder, negative sign output of the digital frequency detector - to the fourth control to the input of the counter - adder and to the other input of the third element I, the third inputs of the third and fourth elements I are connected to the input of the device, and the additional outputs of the controlled divider are connected s to the corresponding additional inputs of the digital frequency detector.

На чертеже приведена структурна  электрическа  схема предложенного устройства .The drawing shows a structural electrical circuit of the proposed device.

Устройство автоматической подстройки частоты содержит генератор 1, цифровой частотный детектор 2, первый элемент И 3, счетчик - сумматор 4, второй элемент И 5, третий элемент И б, триггер 7 знака, четвертый элемент И 8, регистр 9, накапливающий сумматор 10, блок 11 очередности, блок 12 управлени , управл емый делитель 13, блок 14 сравнени  фаз, счетчик 15 и п тый элемент И 16.The device automatically adjusts the frequency contains a generator 1, a digital frequency detector 2, the first element And 3, the counter - adder 4, the second element And 5, the third element And b, trigger 7 characters, the fourth element And 8, register 9, accumulating adder 10, block 11, a control unit 12, a controlled divider 13, a phase comparison unit 14, a counter 15, and an AND 16 element five.

Устройство работает следующим образом .The device works as follows.

Частота генератора 1 выбираетс  кратной частоте входного сигнала, т. е. имеет место приближенное равенство Tax ,., .. где Т Bj( период образующей частоты;The frequency of oscillator 1 is selected multiple of the frequency of the input signal, i.e., there is an approximate equality Tax,., .. where T Bj (frequency generating period;

входных импульсов; К - целое число; Т г - период генератора 1.input pulses; K is an integer; T g - period of the generator 1.

Входной сигнал приходит не в виде сплошной регул рной последовательности импульсов, а в виде кодовых посылок . Точное значение числа К, обозначим его к , определ етс  по формулеThe input signal does not come in the form of a continuous regular sequence of pulses, but in the form of code parcels. The exact value of the number K, denoted by k, is determined by the formula

I TBX KNJ:|HI TBX KNJ: | H

Tr N Tr n

где N - некоторое число периодов i eнератора 1;where N is a number of periods i of the generator 1;

п - количество периодов генерато-i ра 1, на которое число периодов частоты Tjx отличаетс  от; N за врем  прохождени  N пе- i риодов генератора 1.n is the number of periods of generator-i pa 1 by which the number of periods of frequency Tjx differs from; N during the passage of N periods of generator 1.

CL,CL,

Число N выбираетс  N 2, тогда еление на N сводитс  к сдвигу зап той Haq разр дов вправо. Подстойка астоты сводитс  к определению чиса п, подсчету точного значени  коэфициента К и формированию частоты из колебаний генератора 1 по определеному коэффициенту К на управл емом елителе 13; реред началом работы четчик - сумматор 4 устанавливает  в О, а триггер 7 в положение . Кодова  посылка входного сигнала , записываетс  в цифровом частотном детекторе 2 в виде соответствуюего кода фазы входного сигнала.The number N is chosen as N 2, then setting to N reduces to shifting the haq bits to the right. The substitution of the asthma reduces to determining the number n, calculating the exact value of the coefficient K and forming the frequency from the oscillations of the generator 1 according to a certain coefficient K on the controlled elephant 13; Before starting the work, the cheater - adder 4 sets to O, and the trigger 7 to the position. The code signal of the input signal is recorded in the digital frequency detector 2 in the form of the corresponding code of the phase of the input signal.

Вследствие нестабильности частоты генератора 1 момент прихода входного сигнала по отношению к формируе- V ым в цифровом частотном детекторе 2 стробам постепенно измен етс , следовательно, через некоторые промежутки времени значени  кода фазы принимают разные значени . Если Tj-v К TBH/ цифровой частотный детектор 2 фиксирует такое временное первмещени е входного сигнала, при котором формируетс  потенциал плюс. Перемещение мс лента прихода входного сигнала в обратном направлении означает, что К Тд Tg, и на выходе цифрового частотного детектора 2 аналогичным образом формируетс  сигнал минус.Due to the instability of the frequency of the oscillator 1, the arrival time of the input signal in relation to the 2 gates formed in the digital frequency detector 2 gradually changes, consequently, after some time intervals the values of the phase code take on different values. If Tj-v K TBH / digital frequency detector 2 captures such a temporal impedance of the input signal at which potential plus is formed. Moving the ms tape of the arrival of the input signal in the opposite direction means that K Td Tg, and a minus signal is generated in the same way at the output of digital frequency detector 2.

Полный оборот в смещении фазы ВХОДНОГО сигнала вызывает формирова; .ние сигнала ,что означает, что фаза входного сигнала сместилась на один период генератора 1. Синхронизацию работы устройства осуществл ет Q блок 12.в начале такта работы блок 12 открывает прохождение ч стоты генератора 1 на счетчик 15 через п тый элемент И 16, который отсчитывает N 2 периодов генератора 1 и прохожс цифрового часдение сигналовA full turn in the phase offset of the INPUT signal causes a shape; The signal, which means that the phase of the input signal has shifted by one period of oscillator 1. The device 12 synchronizes the operation of the Q block 12. At the beginning of the operation cycle, the block 12 opens the passage of the frequency of the generator 1 to the counter 15 through the fifth And 16 element, which counts N 2 periods of the generator 1 and the passage of the digital clock signals

тотного детектора 2 через первый элемент И 3 на вход счетчика - суммато-. ра 4. Причем сигнал плюс цифрового частотного детектора 2 устанавли- вает счетчик - сумматор 4 в режим 0 пр мого счета, а сигнал минус в режим обратного счёта.. Таким обра плюс total detector 2 through the first element And 3 to the input of the counter - totalizer. 4. Moreover, the signal plus digital frequency detector 2 sets the counter - adder 4 to the mode 0 for direct counting, and the signal minus to the counting mode.

зом, при сигналеsom at signal

на счетчике - сумматоре 4 получаетс  пр мой код количества сигналов i с цифрового частотного детектора 2, а при сигнале минус - дополнительный код 2 - п, где Р - количество разр дов счетчика - сумматора 4. В момент обнулени  счетчика - сумматора 4,чтоon the counter - adder 4, a direct code of the number of signals i is obtained from the digital frequency detector 2, and with a signal minus an additional code 2 - n, where P is the number of bits of the counter - adder 4. At the time of zeroing the counter - adder 4, that

Дешифрируетс  вторым элементом И 5, производитс  по входному сигналу запись знака цифрового частотного детектора 2 через третий и четвертый элементы И б и 8 в триггер 7,причемThe second element 5 is decrypted, the sign of the digital frequency detector 2 is recorded on the input signal through the third and fourth elements b and 8 in trigger 7, and

знак плюс записываетс  ,а Знак минус - О.the plus sign is written, and the minus sign is O.

Таким образом, при качании периода Тр. в пределах - в момент прохождени  содержимого счетчика - сумматора 4 значени  нул  происходит смена знака в триггере 7. После переполнени  счетчика 15 блок 12 закрывает входы счетчика 15 и счетчика - сумматора 4 через п тый и первый элементы И 16 и. 3 соответственно.Thus, when the swing period Tr. within - at the moment of passing the contents of the counter - adder 4 values zero, the sign in the trigger 7 changes. After the counter 15 overflows, block 12 closes the inputs of the counter 15 and the counter - adder 4 through the fifth and first elements And 16 and. 3 respectively.

Затем блок 12 дает на счетчик - сумматор 4 импульс сдвига на один разр д вправо, причем, .если на тирггере 7 хранитс  код , :вписываетс : код О, а если, триггер 7 хранитThen block 12 gives to the counter-adder 4 a shift pulse one digit to the right, and, if the tigger 7 stores the code,: enter: O code, and if trigger 7 stores

код О, то вписываетс  l,.code O then l ,.

Содержимое счетчика - сумматбра 4 после достаточно большого количества шагов счета равно числу п с точностью единицы младшего разр да. После каждого такта счета содержимое счетчика - сумматора 4. по импульсу с блока 12, прошедшему через блок 11, переписываетс  в регистр 9, содержимое которого участвует как слагаемое приThe contents of the counter, summatr 4, after a sufficiently large number of counting steps, are equal to the number n with an accuracy of one least significant bit. After each counting cycle, the contents of the counter - adder 4. By impulse from block 12, passed through block 11, are rewritten into register 9, the contents of which participate as a term in

сложении в накапливающем сумматоре 10.addition in accumulating adder 10.

Суммирование производитс  сразу после формировани  выходного сигнала . Блок 11 обеспечивает разнесениеSummation is performed immediately after the formation of the output signal. Block 11 provides diversity

Claims (1)

по времени, смену информации в регистре 9 и суммирование в накапливающе сумматоре 10. Добавление числа К про изводитс  посто нной распайкой входо накапливающего сумматора 10, а деление числа п на 2 - разводкой выходо регистра 9 на вход накапливающего су матора 10 с сдвигом на q разр дов вправо. В результате содержимое накапливающего сумматора 10 делитс  на целую и дробовую часть, кроме того, так как число п может быть представлено как в пр мом, так и в дополнительном коде, оно может как добавл тьс , так и вычитатьс  из общей суммы. Выходной сигнал управл емого делител  13 в блоке 14 анализируетс  на временное рассогласование с входными кодовыми посылками. В случае на личи  сдвига фаз формируетс  сигнал добавлени  или вычитани  из :младшего разр да накапливающего сумматора 10. Работа блока 14 происходи в основном в начальный период работы устройства, так как точность подстройки частоты высока , и рассогласов ние фаз накапливаетс  редко. Предложенное устойство позвол ет подстраивать частоту по кодовым посылкс1М входного сигнала и обеспечива ет любую наперед заданную точность надстройки. Формула изобретени  Устройство автоматической подстройки частоты, содержащее последовательно соединенные генератор, управл емый делитель, блок сравнени  фаз, другой вход которого  вл етс  входом устройства, и накапливающий сумматор к второму входу которого подключен регистр, а выход накапливающего сумматора подключен к управл ющему входу управл емого делител , о т л ичающее с   тем, что, с целью по вышени  точности, между входом устройства и входом регистра включены последовательно цифровой частотный детектор, к другому входу которого подключен генератор, первый элемент И и счетчик сумматор, между выходом сче.тчика - сумматора и его первым управл ющим входом включены последовательно второй элемент И, третий элемент И и триггер знака. Между выходом второго элемента И и нулевым входом триггера знака включен четвертый элемент И, другой выход триггера знака подключен к второму управл ющему входу счетчика - сумматора, между выходом генератора и другим входом регистра включены последовательно элемент И, счетчик, блок управлени , другой вход которого.подключен к генератору, и блок очередности, к, второму входу которого подключен выход управл емого делител , второй выход блока очередности подключен к (третьему входу накапливающего сумматора , второй, третий и четвертый выходы блока управлени  подключены соответственно к другому входу первого элемента И, к другому входу счетчика - сумматора к другому входу п того элемр нта И, положительный знаковый выход цифрового частотного детектора подключен к другому входу четвертого элемента И и к третьему управл ющему входу счетчика - сумматора , отрицательный знаковый выход цифрового частотного детектора - к четвертому управл ющему входу счетчика сумматора и к другому входу третьего элемента И, третьи входы третьего и .четвертого элементов И подключены к входу устройства, а дополнительные выходы управл емого делител  подключены к соответствующим дополнительнымвходам цифрового частотного детектора . . . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 576655, кл. Н 03 В 3/04, 1977 (про- тотип).over time, change of information in register 9 and summation in accumulative adder 10. Adding the number K is performed by constant wiring of input accumulating adder 10, and dividing the number n by 2 by wiring output of register 9 at the input of accumulating sump 10 with a shift by q bit dov right. As a result, the content of accumulating adder 10 is divided into the whole and fractional parts, moreover, since the number n can be represented both in the forward code and in the additional code, it can be either added or subtracted from the total amount. The output of the controllable divider 13 in block 14 is analyzed for a time error with the input code sends. In the case of a phase shift, a signal is added or subtracted from: the low-order accumulative accumulator 10. Block 14 operates mainly in the initial period of operation of the device, since the frequency control accuracy is high and the phase mismatch rarely accumulates. The proposed device allows the frequency to be tuned according to the code of the input signal 1 M and ensures any predetermined accuracy of the superstructure. Claims An automatic frequency control device comprising a series-connected generator, a controlled divider, a phase comparison unit, the other input of which is the device input, and an accumulating adder to the second input of which a register is connected, and the output of the accumulating adder is connected to the control input of the controlled divider This is due to the fact that, in order to improve accuracy, a digital frequency detector is connected in series between the device input and the register input; cerned generator is connected, the first AND gate and the counter adder between the output sche.tchika - a first adder and a control input connected in series and a second element, a third AND gate and trigger mark. A fourth element AND is connected between the output of the second element AND and the zero input of the sign trigger, another output of the sign trigger is connected to the second control input of the counter - adder, between the generator output and the other register input there are connected in series the AND element, the counter, the control unit whose other input. connected to the generator, and the sequence block, to the second input of which the output of the controlled divider is connected, the second output of the sequence block is connected to (the third input of the accumulating adder, the second, third and fourth you the control unit moves are connected respectively to another input of the first element I, to another input of the counter-adder to another input of the fifth element I, the positive sign output of the digital frequency detector is connected to another input of the fourth element I and to the third control input of the counter-adder, the negative sign output of the digital frequency detector is to the fourth control input of the counter of the adder and to the other input of the third element AND, the third inputs of the third and fourth elements AND are connected to the input dy device, and further outputs controllably connected to respective divider dopolnitelnymvhodam digital frequency detector. . . Sources of information taken into account during the examination 1. USSR author's certificate No. 576655, cl. H 03 B 3/04, 1977 (prototype).