SU864583A1 - Полиномиальный счетчик - Google Patents

Description

(54) ПОЛИНОМИАЛЬНЫЙ СЧЕТЧИК

1

Изобретение относитс  к автоматике импульсной и вычислительной технике и может быть использовано в управл ющей и измерительной аппаратуре

Известны ; полиномиальные счетчики , содержащие регистр и сумматор по модулю два, входы которого соединены с выходами последнего и предпоследнего разр дов регистра, информационный вход первого.разр да которого соединен с выходом сумматора по модулю два 11.

Недостатком этого полиномиаль- ,ного счетчика  вл етс  ограниченность его функциональных возможностей .

Наиболее близким к предлагаемому изобретению  вл етс  полиномиаль- ный счетчик, содержащий регистр сдвига и сумматор по модулю два, входы которого соединены с выходами последнего и предпоследнего разр дов регистра, а выход сумматора по модулю два соединен с входом первого разр да регистра, тактовый вход которого соединен со счетным входом полиноминального счетчика .

Недостатком этого полиноминального счетчика  вл етс  ограниченность его функциональных возможностей.

Цель изобретени  - расширение функциональных возможностей полиноминального счетчика

Поставленна  цель достигаетс  тем, что в полиномиальном счетчике содержащем регистр сдбига и сумматор по модулю два, входы которого соединены с выходами последнего и предпоследнего разр дов регистра,

10 а выход сумматора по модулю два соединен с входом первого разр да регистра, тактовый вход которого соединен со счетным входом полиномиального счетчика, , регистр сдвига

15 выполнен реверсивным и введен дополнительный сумматор по модулю два, ходы которого соединены с выходами первого и последнего разр дов регист ра, инверсный вход последнего раз20 р да и вход управлени  направлением сдвига которого соединены соответственно с выходом дополнительно .ГР сумматора по модулю два и входом управлени  реверсом полиномиальнйго счетчика.

На чертеже показана структурна  схема полиномиального счетчика.

Схема полиномиального чсчетчика

30 содержит регистр 1 сдвига, сумматор

по модулю два и дополнительный умматор 3 по модулю два, входы умматора 2 по модулю два соединены выходами последнего и предпоследнего разр дов регистра 1, а выход умматора 2 по модулю два соединен с входом первого разр да регистра 1, тактовый вход которого соединен со счетным входом 4 полиномиального счетчика, входы додолнительного сумматора 3 по модулю два соединен с выходами первого и последнего разр дов регистра 1, инверсный вход последнего разр да и вход управлени  направлением сдвига которого соедине ны соответственно с выходом дополнительного сумматора 3 по модулю два и входом 5 управлени  реверсом полиномиального( счетчика.

Полиномиальный счетчик работает следующим образом.

Рассмотрим дл  примера работу 4-х разр дного полиномиального; счетчика . До начала счета регистр 1 устанавливаетс  в исходное состо ние. Дл  выполнени  операции Сложение на вход 5 регистра 1 подаетс  сигнал логической единицы, а на счетный вход 4 - счетные импульсы.

При этом на вход первого разр да регистра 1 поступает сумма по модулю два (а. ® зу,) информации последнего и предпоследнего разр дов , котора  после записи по первому импульсу счета записываетс  в первый разр д и по поступлении после дующих импульсов последовательно переписываетс  во 2-й, 3-й, 4-й разр ды. Это соответствует следующему алгоритму

а (t)a,(t-t)

®

32(t)a(t-1) ,,аз (t)ai(t-1 )

ад. ( 1)( t-1 )

В режиме Вычитание на вход 5 подаетс  сигнал логического нул  и разрешает поступление на инверсный вход последнего разр да суммы по модулю два информации первого и последнего разр дов регистра 1, а на входы всех остальных разр дов информацию с предыдущих разр дов, что соответствует следующему алгоритму

)a4 (t-1 ) ©a(t-l)

а, (t)a4.(t-1)

а2.( t)a3 (t-1 )

a-i(t)a2(t-1 )

В результате при переходе из режима- Сложение к режиму Вычитание получают

a4(t)a4(t-1)® a(t-1) (О где а (t) - информаци  4-го разр да по 1-ому такту вычитани 

информаци  1-го и 4-го

разр дов в предшествующий a7(t-1) вычитанию такт сложени  ,

но при сложении , а.(t)a.(t-1)ф aa(t-l), a;(t)at(t-0

поэтому выражение (1) можно переписать в виде a4 (t)a4(t-l )®a,(t-2)®a,(t-2) n , a4(t)a4(t-l)®a4(t-2)®al(t-l) I a4(t)a4(t-2) .

Следовательно, в результате суммировани  по модулю два информации первого и последнего разр дов регистра в режиме Вычитани  на последнем 5 разр де восстанавливлетс  информаци  та, котора  соответствует информации разр да до выполнени  операции сложени .

Таким образом, использование данного устройства позвол ет расширить функциональные возможности полиномиальных счетчиков, а именно работать в режиме реверсировани  при сохранении всех преимуществ полиномиальных счетчиков - высокое быстродействие и простоту структуры при большой емкости счетчика.

Claims (2)

1.Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. М Советское радио, 1975, с. 205.

2.Шл поберский В.И. Основы техники передачи дискретных сообщений. М., Св зь, 1973, с. 158 (прототип