SU843158A2 - Frequency multiplier of harmonic signals - Google Patents

Description

(54) УМНОЖИТЕЛЬ ЧАСТОТЫ ГАРМОНИЧЕСКИХ СИГНАЛОВ(54) MULTIPLINE OF HARMONIC SIGNALS FREQUENCY

. 1 . Изобретение относитс  к вычисли тельной технике,предназначено дл  менени  в качестве умножител  частоты и может быть использовано в , устройствах внутришагового делени  (интерпол торах) измеритель.ных преобразований перемещений. По основному авт. св. № 756601 известно устройство, содержащее источник сигнала и ппоследователь но включенных каскадов умножени  частоты, каждый из которых состоит из четырех сугшаторов и четырёх двухполупериод 1ШХ выпр мите:г1ей .13 .Однако этот умножитель частоты характеризуетс  коэффициентом умножени , равным 2 , что не всегда удобно, так как в р де устройств необходимо умножатьне число, от-личное от р да 2, 4, 8, 16, 32 и т.д. Это обсто тельство создает функциональные возможности устройства . Цель изобретени  - расширение функциональных возможностей. Указанна  цель достигаетс  тем, что в умножитель частоты гармонических сигналов, содержсиций источник сигналов, и п последовательно соединенных каскадов умножени  . частоты,каждый из которых состоит 1из четырех сумматоров,и выпр мителей. введены блоки cyм 1иpoвaни , блок обработки, счетчик и инвертор, при7 чем первый выход h-oro каскада . жени  частоты подключен непосредственно к первым входам суммирующих элементов первого блока суммировани  и к одному из входов блока обработки и через инвертор - -к пер вым входам суммирующих элементов второго блока суммировани  и к другому входу блока обработки, второй выход п-ого касксща умножени  частоты подключен ко вторым входам суммирующих элементов первого и второго блоков суммировани  и к третьему входу блока обработки, остальные входы которого соединены с выходами суммирующих элементов первого и второго .сумма.торов, а выход - ко входу счетчика. На чертеже пр/едставлена структур на  схема умножител  частоты гармонических сигналов. Устройств9 содержит источник 1 сигнала; п каскадов умножени  2-1 2-п , каждый из которых состоит из сумгдаторов 3-6, и двухполупериодны  выпр мителей 7-10, блоки 11 и 12. one . The invention relates to a computational technique, is intended to change as a frequency multiplier, and can be used in intra-division devices (interpolators) measuring transforms of displacements. According to the main author. St. No. 756601, a device is known that contains a signal source and sequentially included frequency multiplication stages, each of which consists of four amplifiers and four 1WH full-wavelengths: rty .13. However, this frequency multiplier is characterized by a multiplication factor of 2, which is not always convenient, since in a number of devices it is necessary to multiply a number, from a personal number from 2, 4, 8, 16, 32, etc. This circumstance creates the functionality of the device. The purpose of the invention is to expand the functionality. This goal is achieved by the fact that the frequency multiplier of harmonic signals, the content of the source of signals, and n series-connected multiplication cascades. frequencies, each of which consists of four adders, and rectifiers. Introduced the blocks of the first unit, the processing unit, the counter and the inverter, with the first output of the h-oro cascade. frequency is connected directly to the first inputs of the summing elements of the first summation unit and to one of the inputs of the processing unit and through the inverter to the first inputs of the summing elements of the second summation unit and to the other input of the processing unit, the second output of the 5th frequency multiplication link is connected to the second inputs of the summing elements of the first and second summation units and to the third input of the processing unit, the remaining inputs of which are connected to the outputs of the summing elements of the first and second summation, and the output - to the input of the counter. In the drawing, pr / are presented the structures on the frequency multiplier circuit of harmonic signals. The device9 contains a source of 1 signal; n cascades of multiplication 2-1 2-n, each of which consists of summers 3-6, and full-wave rectifiers 7-10, blocks 11 and 12

суммировани , каждый из которых состоит из суммируг цих элементов 13, число которик равно К-1, где , 2 3, 4,..., а каждый суммирующий элемент 13 может быть выполнен,, например , на усилителе, вход которого через масштабные реэис.торы  вл етс  BxojBtOM сугФ1ирую1цего элемента, блок 14 обработки, счетчик 15 и инвертор 16.the summation, each of which consists of the sum of cich elements 13, the number of kotorik is K-1, where, 2 3, 4, ..., and each summing element 13 can be performed, for example, on an amplifier whose input is through large-scale resis The operators are BxojBtOM sugfying element, processing unit 14, counter 15 and inverter 16.

Уг/шожитель Частоты гармонических сигналов работает следующим образомUg / Shyozhitel Frequency of harmonic signals works as follows

Источник 1 сигнала вырабатывает- два рртогональнЕЛХ сигнала s i п и t и cos «jut . Выпр мители 7 и 8 выдел ют модули этих сигналов / sin.a;t/ и jcosiutj. Далее сигнглы суммируютс  в сумматоре 5, на его выходе напр жение имеет треугольную форму и больше по частоте в два раза. В сумматорах 3 и 4 образуютс  сигналы соответственно вида s in (cwt- 5) и cos (cot-5). В блоках другой цепи осуществл ютс  операции аналогичные тем, которые осуществл лись элементами 5-8. На выходе сумматора б образуетс  треугольное нап .р жение удвоенной частоты, сдвинутое по фазе на относительно треугольного напр жени  на выходе сумматора 5. Так происходит удвоение частоты в каскаде умножени  2-1, работа последующих каскадов умножени  аналогична работе первого каскада . Поэтому общий коэффициент умножени  п каскадов равен 2. Таким образом, лосле р да перобразований входные сигналы источника преобразованы умножителем частоты в два треугольных сигнала, сдвинутых по фазе на 90. Далее эти треугольные сигналы поступают на соответствующие входы блоков 11 и 12 суммировани , состо щие из К-1 сумг/1ирующих элементов 13, где К 2,3, 4,...i.B каждом суммирующем элементе 13 происходит суммирование с разными .весовыми коэффициентами, соответствующих двум из трех треугольных сЭигналов. Весовые коэффициенты завис т от отн шени  величин масштабных резисторов которые должны равн тьс  /Ск.-1)гГде . i 1-(К-1) - номер су№/1ирующего элемента 13. Например, при желании получить коэффициент умножени  80 при п 2выбираем К 5, т.е. в блоках 11 и 12 суммировани  по 4 сум-, мируквдих элемента 13. Отношени  величин масштабных резисторов завис т от пор дкового суммирующего элемента 13, в первом оно равнсThe source 1 of the signal generates two p-rtogonal signals of the signal s i p and t and cos «jut. Rectifiers 7 and 8 separate the modules of these signals (sin.a; t / and jcosiutj). Further, the signals are summed in adder 5, at its output the voltage has a triangular shape and is twice as large in frequency. In the adders 3 and 4, signals are formed, respectively, of the form s in (cwt-5) and cos (cot-5). In blocks of another chain, operations similar to those performed by elements 5-8 are carried out. The output of the adder B forms a triangular voltage of twice the frequency, shifted in phase to a relatively triangular voltage at the output of the adder 5. This doubles the frequency in multiplication stage 2-1, the work of the subsequent multiplication stages is similar to the operation of the first stage. Therefore, the total multiplication factor of the p stages is 2. Thus, in terms of the number of permutations, the input signals of the source are converted by the frequency multiplier into two triangular signals that are 90 phase out of phase. Then, these triangular signals are fed to the corresponding inputs of summation blocks 11 and 12, consisting of K-1 sum / 1 elements 13, where K 2, 3, 4, ... iB, each summing element 13 is summed with different weight coefficients corresponding to two of the three triangular signals. The weighting factors depend on the magnitude of the scale resistors which should be equal to / Sk.-1) where. i 1- (К-1) is the number of the CyN / 1 element of the element 13. For example, if you wish to obtain a multiplication factor of 80 with n 2, select K 5, i.e. in blocks 11 and 12, the summation of 4 sum-, world-square elements 13 each. The ratios of the values of the scale resistors depend on the order summing element 13, in the first it equals

-- ---i-, во втором -|-; - --- i-, in the second - | -;

3 33 3

в четт -гon Thursday

4 - 4 . 5Места перехода ломанных линий через нуль фиксируютс  в компараторах блока 16 логической обработки и подсчитываютс  в счетчике 15. Таким образом, общий коэффициент умножени  равен 4К-2 или (4К-2)2.4 - 4. The 5 transition points of the broken lines through zero are fixed in the comparators of the logical processing unit 16 and counted in the counter 15. Thus, the total multiplication factor is 4K-2 or (4K-2) 2.

Увеличение коэффициента умножени  в 4К или 4К-2 раз по сравнению с известным позвол ет расширить 0 функциональные возможности умножител , так как кроме значени  2, 4, 8, 16, 32 и т.д. стало возможным получить величины коэффициента умножени  40, 80, 160 и т.д.Increasing the multiplication factor by 4K or 4K-2 times in comparison with the known one allows to expand the functionality of the multiplier, since, apart from the value of 2, 4, 8, 16, 32, etc. it became possible to obtain multiplication values of 40, 80, 160, etc.

Claims (1)

1. Авторское свидетельство СССР ;№ 756601, кл. И 03 В 19/10, 1978.1. USSR author's certificate; No. 756601, cl. And 03 B 19/10, 1978.