SU841089A1 - Trigger device - Google Patents

Description

1one

Изобретение относитс  к вычислительной технике и автоматике и может найти применение при реализации технических средств в этих област х. Известно триггерное устройство (ТУ-триггер), содержащий установочны триггер, два элемента И-НЕ, два элемента задержки, тактовую и управл ющую шины.f1.The invention relates to computing and automation and may find application in the implementation of technical means in these areas. A trigger device (TU-trigger) is known, which contains an installation trigger, two IS-NOT elements, two delay elements, a clock and control buses.f1.

Недостатком такого устройства  вл етс  то, что оно не может использоватьс  дл  выполнени  задачи управлени  прохождени  потоков информацииThe disadvantage of such a device is that it cannot be used to perform the task of controlling the flow of information.

Наиболее близким к предлагаемому  вл етс  триггерное устройство, содержащее группу тактовых шин, шины установки в единицу и в ноль, две группы элементов И-НЕ (по количеству тактовых шин), два дополнительных элемента И-НЕ, два элемента И и два элемента задержки, причем выход первого элемента И соединен со входом первого элемента задержки и с первым входом первого дополнительного элемента И-НЕ, второй вход которого соединен с шиной установки в единицу, выход второго элемента И соединен со входом- второго элемента задержки и с первым входом второго дополнительного элемента И-НЕ, второй вход которого соединен с шиной установки в ноль, выходы первого и второго элементов задержки соединены с первыми входами элементов И-НЕ соответственно первой и второй группы, вторые входы элементов И-НЕ первой группы соединены со вторыми входами элементов И-НЕ второй группы и соединены соответственно с группой тактовых шин, выходы элементов И-НЕ первой группы, выход второго дополнительного элемента И-НЕ и выходы элементов И-НЕ второй группы, выход первого дополнительного элемента ИИ-НЕ соединены соответственно со входами первого и второго элементов И. Устройство служит дл  пересчета импульсов, поступающих от нескольких абонентов C lНедостаток известного устройства отсутствие возможности управл ть прохождением потоков информации. Цель изобретени  - расширение функциональных возможностей устройства .The closest to the present invention is a trigger device containing a group of clock tires, a unit bus of one and zero, two groups of AND-NOT elements (by the number of clock tires), two additional AND-NOT elements, two AND elements and two delay elements, the output of the first element I is connected to the input of the first delay element and to the first input of the first additional element NAND, the second input of which is connected to the installation bus in the unit, the output of the second element I is connected to the input of the second delay element and to the first input of an additional AND-NOT element, the second input of which is connected to the installation bus to zero, the outputs of the first and second delay elements are connected to the first inputs of the AND-NE elements of the first and second groups respectively, the second inputs of the AND-NOT elements of the first group are connected to the second inputs of the elements AND-NOT of the second group and connected respectively to the group of clock tires, the outputs of the elements AND-NOT of the first group, the output of the second additional element AND-NOT and the outputs of the elements AND-NOT of the second group, the output of the first additional element AI-NOT dineny respectively to the inputs of the first and second elements I. conversion device serves to impulses coming from subscriber C lNedostatok several known device the inability to control the passage of information flows. The purpose of the invention is to expand the functionality of the device.

Поставленна  цель достигаетс  тем, что в триггерное устройство, содержащее группу тактовых шин, шины установки в единицу и в ноль, дваThe goal is achieved by the fact that in the trigger device containing a group of clock tires, installation buses in the unit and in zero, two

элемента И-НЕ и два элемента задержки , вход первого из которых соединен с инверсным выходом первого логического блока И;с первым входом первого элемента И-НЕ, второй вход которого соединен с шиной установки в единицу вход второго цемента задержки соединен с инверсным выходом второго логического блока и с первым входом |Второго элемента И-НЕ, второй вход которого соединен с шиной установки в ноль, введены группа управл ющих шин, два сумматора по модулю два и лгические блоки, выполненные в виде мультиплексоров, первые входы первог и второго сумматоров по модулю два соединены соответственно с выходами первого и второго элементов задержки входы разрешени  первого и. второго мультиплексоров соединены соответственно с выходами второго и .первого элементов И-НЕ, выходы первого и второго сумматоров по модулю два соединены с младшими селекторными входами соответственно первого и второго мултиплексороВд группа управл ющих шин соединена соответственно с объединенными вторыми входами сумматоров по модулю два и объединенными одноименными старшими селекторными входами мультиплексоров, одноименные информационные входы которых объединены и соединены соответственно с группой тактовых шин.the NAND element and two delay elements, the input of the first of which is connected to the inverse output of the first AND logic block; the first input of the first NAND element, the second input of which is connected to the installation bus to the unit, the input of the second delay cement connected to the inverse output of the second logical unit and with the first input | Second element AND –NE, the second input of which is connected to the installation bus to zero, a group of control buses is entered, two modulo-two adders and logical blocks made in the form of multiplexers, the first inputs are first and second modulo two adders are connected respectively to the outputs of the first and second delay elements and the inputs of the first resolution. the second multiplexers are connected respectively to the outputs of the second and first elements AND-NOT; the outputs of the first and second modulators are two connected to the lower selector inputs of the first and second multiplexor respectively the group of control buses connected respectively to the combined second inputs of modulators two and the same connectors the senior selector inputs of multiplexers, whose informational inputs of the same name are combined and connected respectively to a group of clock buses.

На чертеже приведена электрическа схема триггерного устройства.The drawing shows an electrical diagram of a trigger device.

Предлагаемое устройство содержит мультиплексоры 1 и 2, пр мой 3 и инверсный 4 выходы триггерного устройства , элементы 5 и 6 И-НЕ, элементы 7 и 8 задержки, сумматоры 9 и 10 по модулю.два, шины 11 и 12 установки соответственно в .единицу и в ноль, управл ющие шины 13 и 14, тактовые шины 15-18, младший 19 и старший 20 селекторные входы мультиплексора 1, информационные входы 21-24 мультиплексора 1, вход 25 разрешени  мультиплексора 1, младший 26 и старший 27 селекторные входы мультиплексора 2, информационные входы 28-31 мультиплексора 2 и вход 32 разрешени  мультиплексора 2. При этбм пр мой выход 3 соединен с первым входом б элемента И-НЕ и через элемент 7 задержки с первым входом 9 сумматора по модулю два, инверсный выход 4 соединен с первым входом 5 элемента И-JtlE и через элемент 8 задержки с первым входом 10 сумматора по модулю два, вторые входы 5 и 6 элементов И-НЕ соединены соответственно с шиной 11 установки в единицу и шиной 12 установки в ноль, управл ющие шины 13 и 14 соединены соответственно со вторыми входами 9 и 10 сумматоров по модулю два и старшими селекторными входами 20 и 27, тактовые шины 15-18 соединены соответственно с информационныгли входами 21-24 мультиплексора 1 и с информационными входами 31, 30, 29 и 28 мультиплексора 2, входы 25 и 32 разрешени  мультиплексоров 1 и 2 соединены соответственно с выходами 5 и б элементов И-НЕ.The proposed device contains multiplexers 1 and 2, forward 3 and inverse 4 outputs of the trigger device, elements 5 and 6 of AND-NOT, elements 7 and 8 of the delay, adders 9 and 10 modulo two, buses 11 and 12 of the installation, respectively. and to zero, control buses 13 and 14, clock buses 15-18, low 19 and high 20 selector inputs of multiplexer 1, information inputs 21-24 of multiplexer 1, input 25 of resolution of multiplexer 1, low 26 and high 27 selector inputs of multiplexer 2 , information inputs 28-31 multiplexer 2 and multiplexer resolution input 32 2. When this direct output 3 is connected to the first input b of the NAND element and through the delay element 7 to the first input 9 of the modulo two, the inverse output 4 is connected to the first input 5 of the I-JtlE element and through the delay element 8 to the first the input 10 of the modulo two, the second inputs 5 and 6 of the I-NE elements are connected respectively to the installation bus 11 and the installation bus 12 to zero, the control buses 13 and 14 are connected respectively to the second inputs 9 and 10 of the modulo two and senior selector inputs 20 and 27, clock buses 15-18 are connected respectively etstvenno with informatsionnygli 21-24 multiplexer inputs 1 and to data inputs 31, 30, 29 and 28 of the multiplexer 2, the inputs 25 and 32 of the resolution of the multiplexers 1 and 2 are connected respectively to the outputs 5 and b AND-NO elements.

Устройство работает следующим образом .The device works as follows.

В исходном состо нии на шинах 11 и 12, 15-18 присутствуют потенциалы логическа  1, а на шинах 13 и 14 некотора  комбинаци  двоичного кода, причем как на активных (выбранных), так и на пассивных (невыбранных) входах мультиплексоров 1 и 2, присутствуют потенциалы логическа  1. При подаче потенциала логический О по шине- 12 установки в ноль на выходе б элемента И-НЕ по вл етс  потенциал логическа  1 (если на выходах мультиплексоров 1 и 2 были состо ни  соответственно логическа  1 и логический О), который блокирует мультиплексор 2, и на его выходе по вл етс  потенциал логическа  1, поступавший на вход 5 элемента И-НЕ, вызывает на его выходе потенциал логический О, который разрешает функционирование мультипл.ексора 1, и на выходе последнего по вл етс  инвертированное состо ние одного из разрешенных информационных входов, т.е. логический О.In the initial state, buses 11 and 12, 15-18 are present in logical 1 potentials, and on tires 13 and 14 some combination of a binary code is present, both on active (selected) and passive (non-selected) inputs of multiplexers 1 and 2, logical 1 potentials are present. When a potential is applied, a logical O through bus 12 sets to zero at the output b of the IS-NOT element a potential of logical 1 appears (if the outputs of multiplexers 1 and 2 were logical 1 and logical O, respectively) blocks multiplexer 2, and at its output appears the potential of the logic 1 is input 5 of the AND-NO element, causes the potential at its output a logic O, which permits operation multipl.eksora 1, and the output of the latter is the inverted state of one of the authorized information inputs, i.e. logical O.

Таким образом, на пр мом 3 и инверсном 4 выходах триггерного устройства присутствует нулевое состо ние триггерного устройства, т.е. и Thus, on the forward 3 and inverse 4 outputs of the trigger device, there is a zero state of the trigger device, i.e. and

5 . Это состо ние устойчивое, так как сигнал блокировки на входе 32 мультиплексора 2 сохран етс  при сн тии потенциала логический О с шины 12. При этом, если на шинах управлени  13 И 14 - логическа  1, то активными (выбранными) дл  мультиплексора 1  вл етс  шина 18, а дл  мультиплексора 2 - шина 16, поскольку на селекторных входах 19 и 20 мультиплексора 1 присутствует код 11, а на селекторных входах 26 и 27 мультиплексора 2 - код 10.five . This state is stable, since the blocking signal at input 32 of multiplexer 2 is preserved when potential is removed, logical O from bus 12. In this case, if on control buses 13 And 14 is logical 1, then active (selected) for multiplexer 1 is bus 18, and for multiplexer 2, bus 16, because the selector inputs 19 and 20 of multiplexer 1 contain code 11, and selector inputs 26 and 27 of multiplexer 2 contain code 10.

Claims (2)

Дл  устройства в целом при потенциалах , например, логическа  1 на всех шинах 13 и 14 управлени  активным  вл етс  только вход 24 мультиплексора 1, так как с приходом каждого тактового импул са только по этому входу инвертируетс  ранее записанна  в триггерном устройстве информаци . Поскольку эта операци  эквивалентна прибавлению логической 1 к коду ранее записанной в триггере информации, предлагаемое триггерное устройство осуществл ет счет импульсов, подаваемых на его активный вход, причем если , то при поступлении счетного импульса по тактовым шинам 15-18 активным  вл етс  один из информационных входов 21-24 мультиплексора 1, если , то при поступлении счетного импульса по тактовым шинам 15-18 активным  вл етс  один из информационных входов 28-31 мультиплексора 2. Мен   активность информационных входов триггера, при помощи шин 13 и 14 управлени  можно одновременно управл ть прохождением потоков информации , при этом запрограммировав подключение входов 21-24 и 28-31 мультиплексоров 1 и 2 к шинам 15-18, а шину 12 подключив к дополнительному источнику тактовых импульсов. Кроме того, необходимо учитывать, что одновременное наличие одновремен ных тактовых сигналов уровн  логичес кий О -на выбранной шине информационных входов мультиплексоров недопус тимо. Если такое  вление существует, то с выходов элементов 7 и 8 задержек используют потенциалы дл  поочередного клапанировани  выбранных тактовых шин. Формула изобретени  Триггерное устройство, содержащее группу тактовых шин, шины установки в единицу и в ноль, два элемента И-Н и два элемента задержки, вход перво из которых соединен с инверсным выхо дом первого логического блока и с первым входом первого элемента второй вход которого соединен с шинб установки в единицу, вход второго эл мента задержки соединен с инверсным шлходом второго логического блока и первым входом второго элемента И-НЕ, второй вход которого соединен с шиной установки в ноль, отличающеес   тем, что, с целью расширени  функциональных возможностей, в него введены tpynna управл ющих шин, два , сумматора по модулю два и логические блоки выполнены в виде мультиплексоров , первые входы первого и второго сумматоров по модулю два соединены соответственно с выходами первого и второго элементов задержки, входы разрешени  первого и второго мультиплексоров соединены соответственно с выходами второго и первого элементов И-НЕ, выходы первого и второго сумматоров по модулю два соединены с младшими селекторными входами соответственно первого и второго мультиплексоров , группа управл ющих шин соединена соответственно с объединенными вторыми входами сумматоров по модулю два и объединенными одноименными старшими селекторными входами мультиплексоров , одноименные информационные входы которых объединены и соединены соответственно с группой тактовых шин. Источники информации, прин тые во внимание при экспертизе 1.Угрюмов Е.П. Элементы и узлы; : ЭЦВМ. М., Высша  школа, 1976, с. 189, рис. 10.6а. For the device as a whole, at potentials, for example, logical 1 on all control buses 13 and 14, only input 24 of multiplexer 1 is active, since with the arrival of each clock pulse, only the information recorded in the trigger device is inverted only by this input. Since this operation is equivalent to adding logical 1 to the code of information previously recorded in the trigger, the proposed trigger device counts the pulses applied to its active input, and if, when a counting pulse arrives through the clock buses 15-18, one of the information inputs is active 21-24 multiplexer 1, if, when a counting pulse arrives at the clock buses 15-18, one of the information inputs 28-31 of the multiplexer 2 is active. The trigger information inputs are active, cabbage lines 13 and 14 can control simultaneously control the passage of data streams, wherein the programming a connection inputs 21-24 and 28-31 of multiplexers 1 and 2 to the buses 15-18, and the connecting line 12 to an additional source of clock pulses. In addition, it is necessary to take into account that the simultaneous presence of simultaneous O-level clock signals on the selected bus of the information inputs of multiplexers is inadmissible. If such a phenomenon exists, the potentials are used from the outputs of the elements 7 and 8 for delaying the sequential valveing of selected clock tires. The invention includes a trigger device containing a group of clock buses, a unit bus and a zero bus, two AND-H elements and two delay elements, the input of the first of which is connected to the inverse output of the first logic unit and the first input of the first element of which is connected from the installation bus to the unit, the input of the second delay element is connected to the inverse gateway of the second logic unit and the first input of the second NAND element, the second input of which is connected to the installation bus to zero, characterized in that, in order to expand functionality, tpynna control buses are entered into it, two modulo-two adders and logic blocks are made in the form of multiplexers, the first inputs of the first and second modulo-two adders are connected respectively to the outputs of the first and second delay elements, the enable inputs of the first and second multiplexers connected, respectively, to the outputs of the second and first elements of the NAND, the outputs of the first and second modulo-two adders are connected to the lower selector inputs of the first and second multiplexes, respectively Hur, group steering tires connected respectively with the combined second inputs of the adders modulo two and the same name combined senior selector inputs of the multiplexers, the same name information inputs which are combined and connected respectively with a group bus clock. Sources of information taken into account in the examination 1.Ugryumov EP Elements and nodes; : ETsVM. M., Higher School, 1976, p. 189, fig. 10.6a. 2.Букреев И.Н. Микроэлектронные схемы цифровых устройств. М., Советское радио, 1975, с. 74, рис.2.21 (прототип).2.Bukreev I.N. Microelectronic circuits of digital devices. M., Soviet Radio, 1975, p. 74, ris.2.21 (prototype).