SU834592A1 - Цифровой фазометр - Google Patents

Description

(54) ЦИФРОВОЙ ФАЗОМЕТР

I

Изобретение относитс  к технике измерени  электрических величин, в частности к фазовым измерени м и может быть использовано дл  измерени  фазового сдвига между двум  периодическими сигналами с фиксированной частото

Известен цифровой фазометр, содержащий преобразователь фазового сдвига между двум  входными сигналами в длительность импульса, генерато высокой частоты, счетчик с индикацией , элемент И, триггер пуска, блок выделени  спада сигнала преобразовател  фазового сдвига, два пересчетных блока, один из которых подсоединен ко входу счетчика, а второй - ко входу триггера пуска fll.

Однако погрешность измерени  такого фазометра в области нулевых разностей фаз высока  из-за усреднени  перескока О -360 .

Известен также цифровой, фазометр, содержащий исследуемый и опорный датчики пр моугольных напр жений, преобразователь фаза-код, устройство анализа кодов, три элемента И, элемент ИЛИ вычислитель, делитель периода опорного сигнала, подключенный входом к опорному датчику пр моугольных напр жений и одновременно ко входу преобразовател  фаза-число импульсов, вход щего в преобразователь фаза-код, вьпсод которого соединен с одним из входов первого элемента И и через

0 счетчик с устройством анализа кодов, выход которого разведен на два входа первого элемента И, а третий его вход соединен с одним из выходов делител  периода опорного сигнала, при

5 этом другой его выход подключен ко второму входу второго элемента И, третий элемент И соединен одним входом с генератором импульсов эталонной частоты преобразовател  фаза-код а другим - с выходом первого элемента И, при этом второй и третий элементы И через элемент ИШ подключены к вычислителю . Данное устройство производит коррекцию результатов вычислени  разностей фаз 2.

Однако устройство обладает невысоким быстродействием и недостаточной точностью измерени . Цель изобретени 

повьшение быстродействи  нар ду обеспечением высокой точности.

Поставленна  цель достигаетс  тем, что в цифровой фазометр, содержащий преобразователь фаза-код, датчики пр моугольных напр жений, выходы которых соединены со входами преобразовател  фаза-код, и блок усреднени , введен блок вычислени  целой части разности фаз, причем п выходов преобразовател  фаза-код подключены к соответствующим п входам блока усреднени  и к п входам блока вычислени  целой части разности фаз, выход которой соединен с п + 1 - м входом блока усреднени .

При этом блок вычислени  целой части разности фаз состоит из п-разр дного параллельного регистра пам ти, п - разр дного параллельного сумматора и одноразр дного сумматора, первый вход которого подключен к пр мому выходу п-го разр да регистра пам ти, второй и третий входы - к выходам п-го разр да и переноса п-разр дного сумматора, один из п входов которого подключен к соответствующим п-инверсным выходам регистра пам ти, другие п выходов соединены с соответствующими п входами регистра пам ти и  вл ютс  входами блока вычислени  целой части разности фа а выход одноразр дного сумматора его выходом.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство состоит из датчиков 1 и 2 пр моугольных напр жений, преобразовател  3 фаза-код, блока 4 усреднени , блока 5 вычислени  целой части разности фаз, состо щего из napajv nejtemtfo п-раз р дного регистра 6 пам ти , параллельного п-разр дного сумматора 7 и одноразр дного сумматора 8 Выходы датчиков 1 и 2 пр моугольных напр жений соединены со входами преобразовател  3 фаза-код, п выходов которого соединены с соответствующими П выходами блока 5 вычислени  целой части разности фаз, и с п входами блока 4 усреднени , п + 1 - и вход которого подключен к выходу блока 5 вь числени  целой части разности

фаз, причем первый вход одноразр дного сумматора 8 подключен к пр мом выходу п -го разр да регистра 6 пам ти , второй и третий входы - к выходам п -го разр да и переноса п разр дного сумматора 7. Одни из п входов п -разр дного сумматора 7 подключены к соответствующим п -инверсным выходам регистра 6 пам ти, другие п входов соединены с соответствующими п входами зтого регистра и  вл ютс  входами блока 5 вычислени  целой части разности фаз, а выход одноразр дного сумматора 8 его выходом.

Устройство работает следзшщим образом .

С датчиков 1 и 2 пр моугольных напр жений сигналы поступают на входы преобразовател  3 фаза-код, где разность фаз преобразуетс  во временной интервал, который заполн етс  импульсами генератора квантующей частоты . Количество импульсов подсчитываетс  счетчиком и в виде двоичного параллельного кода поступает на выход преобразовател  3 фаза-код. Таким образом измер етс  дробна  част разности фаз.

С выхода преобразовател  3 фазакод кодь, соответствующие измеренным разност м фаз, поступают на входы блока 4 усреднени  и входы блока 5 вычислени  целой части разности фаз. В зависимости от значений кодов; соответствующих первому и последующим измерени м, с выхода блока 5 вычислени  целой части разности фаз на вход п+1-го разр да блоки 4 усреднени  поступает сигнал либо логического нул , либо единицы. Логическа  единица соответствует прибавлению к измеренному значению разности фаз 360. Это необходимо дл  выравнивани  перескока 0-360 при усреднении значений разностей фаз.

В блоке 4 усреднени  последовательно складываютс  N откорректированных значений разностей фаз.

Claims (2)

1. В блоке 5 вычислени  целой части разности фаз двоичный арифметический п-разр дный параллельный код, соответствукнций первой измеренной преобразователем 3 фаза-код разности фаз, поступает на соответствующие п выходов параллельного регистра 6 пам ти , запоминаетс  в нем и одновременно поступает ,на одни из п входов n-разр дного параллельного сумматора 7. Проинвертированный код с пинверсных выходов регистра 6 пам ти поступает соответственно на другие входы параллельного сумматора 7, Пр сложений пр мого и инверсного кода на выходе п-го разр да сумматора по вл етс  сигнал, соответствующий ло гической единице, а на выходе переноса - логическому нулю. Эти значени  кодов поступают на два одноразр дного сумматора 8, а на третий его вход - сигнал с пр мого выхода п-го разр да регистра 6 пам ти В сумматоре 8 происходит сложение по модулю два. С выхода его после nepiвого измерени  разности фаз на выход блока 5 вычислени  целой части разности фаз поступает сигнал, соответствующий проинвертированному значенйю п-го разр да регистра 6 пам ти. Следовательно, если измеренна  разность фаз О , если 360° ЛМ /180°,то QVH- 0. Это соответствует тому, что в схему 4 усреднени  поступает код, соответствующей разности фаз . лЧ +360°, если О Л. Atf , если 180°: Д1 360 После измерени  следующих значени разности фаз соответствующие по ступают на один из входов сумматора 7, а на другие входы - инверсный код первого измерени  с регистра 6 пам ти . Таким образом определ етс  разность между значени ми разностей фаз первого и последующих измерений. Есл разность не превышает 180°, то с выхода одноразр дного сумматора 8 снимаетс  сигнал, соответствующий инвер ному значению п-го разр да кода, соо ветствующего первому измерению разности фаз, записанному в регистре 6 .пам ти. Если разность превышает 180° то снимаетс  сигнал, соответствующий значению п-го разр да регистра пам ти . Таким образом, блок 5 вычислени  целой части разности фаз производит при необходимости добавление к измеренному значению разности фаз 360 и тем самым исключаетс  перескок 0-36 Сравнение различных значений разностей фаз при вычислении целой части производи гс  путем сравнени  параллельных двоичных кодов и результат вычислени  целой части поступает на 92 n 1 -и вход блока 4 усреднени  почти одновременно с результатом очередного измерени  разности фаз. За счет этого достигаетс  высокое быстродействие . Предлагаемое устройство дозвол ет измер ть разности фаз между двум  сигналами при более быстром измененвд их значени  за счет увеличени  быстродействи  и повышает технологичность за счет применени  однотипных элементов. Формула изобретени  . 1 .Цифровой фазометр,содержащий преобразователь фаза-код, датчики пр моугольных напр жений, выходы которых соединены со входами преобразовател  фаза-код, и блок усреднени  отличающийс  тем, что с целью повьппени  быстродействи  нар ду с обеспечением высокой точноста, в него введен блок вычислени  целой части разности фаз, причем n выходов преобразовател  фаза- код подключеш. к соответствующим n входам Ф ока усреднени  и к n входам блока вычислени  целой части разности фаз, выход которой соединен с n + 1-м входом блока усреднени . 2. Фазометр по п.1, о т л и ч аю щ и и с   тем, что блок вычислени  целой части разности фаз состоит из п-разр дного параллельного регистра пам ти, п-разр дного параллельного сумматора и одноразр дного сум- матора, первый вход которого подключен к пр мому выходу п-го разр да регистра пам ти, второй и третий входы - к выходам п-го разр да и переноса п-разр дного сумматора, од1ш из n входов которого подключе1Ш: к соответствующим п-инверсным выходам регистра пам ти, другие n входов соецкнены с соответствующими n входами регистра пам ти и  вл ютс  входами блока вычислени  целой части разности фаз, а выход одноразр дного суматора - его выходом. Источники информации, рин тые во внимание при экспертизе 1.Авторской свидетельство СССР 216841, кл. G 01 R 25/00, 03.04.65.
2. 2.Авторское свидетельство СССР 489047, кл. G 01 R 25/00, 26.03.74.