SU830421A1 - Логарифмический преобразователь - Google Patents
Логарифмический преобразователь Download PDFInfo
- Publication number
- SU830421A1 SU830421A1 SU792814336A SU2814336A SU830421A1 SU 830421 A1 SU830421 A1 SU 830421A1 SU 792814336 A SU792814336 A SU 792814336A SU 2814336 A SU2814336 A SU 2814336A SU 830421 A1 SU830421 A1 SU 830421A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- voltage
- output
- logarithmic
- input
- transistor
- Prior art date
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
(54) ЛОГАРИФМИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ
I
Изобретение относитс к преобразовател м электрических сигналов по логарифмическому закону и может быть использовано в аналоговых вычислительных машинах.
Известен логарифмический преобразователь , содержащий операционные усилители, логарифмирующие транзисторы, сумматор 1.
Однако это устройство характеризуетс значительной погрещностью преобразовани .
Наиболее близким по технической сущности и достигаемому результату к предлагаемому вл етс логарифмический преобразователь , содержащий первый и второй операционные усилители, к инвертирующим входам и выходам которых подключены соответственно коллектор и эмиттер соответствующих логарифмирующих транзисторов , базы которых соединены с щиной нулевого потенциала, инвертирующий вход первого операционного усилител через первый масщтабный резистор присоединен ко входу логарифмического преобразовател , к инвертирующему входу второго операционного усилител подключен первый вывод второго масщтабного резистора, выходы
первого и второго операционных усилителей соединены с соответствующими входами суммирующе-вычитающего блока, сумматор, выход которого вл етс выходом логарифмического преобразовател 2.
Недостаток этого устройства - погрешность передаточной характеристики, привод ща к снижению точности работы.
Цель изобретени - повышение точности преобразовани .
Поставленна цель достигаетс тем, что в преобразователь введены ключевой элемент и источник опорного напр жени , приче .м выход источника опорного напр жени подключен к третьему входу суммирующевычитаюшего блока, выход которого через ключевой элемент соединен с первым входом сумматора, второй вход которого присоединен к выходу первого операционного усилител , управл ющий в.код ключевого элемента соединен со входом логарифмического преобразовател и со вторым выводом второго масштабного резистора.
На чертеже изображена функциональна схема преобразовател .
Claims (2)
- Преобразователь содержит первый и второй масштабные резисторы 1 и 2, первый и второй операционные усилители 3 и 4, первый и второй логарифмирующие транзисторы 5 и 6, источник 7 онорного напр жени , суммирующе-вычитающий блок 8, ключевой элемент 9, сумматор 10, шину 11 нулевого потенциала, вход 12 и выход 13 логарифмического преобразовател . Логарифмический преобразователь работает следующим образом. Изменение напр жени на входе12 логарифмического преобразовател приводит к изменению тока коллектора первого логарифмирующего транзистора 5. Выходное напр жение первого операционного усилител 3 измен етс пропорционально логарифму тока коллектора первого логарифмирующего транзистора 5. С ростом тока коллектора начинает сказыватьс погрещность от падени напр жени на объе.мном сопротивлении базы первого логарифмируюuiei-Q транзистора 5, котора приводит к увеличению выходного напр жени первого операционного усилител 3 на величину этого падени напр жени . Сопротивление второго масштабного резистора 2 выбираетс больше сопротивлени первого масщтабHoio резистора 1, чтобы в конце рабочего диапазона, при максимальном токе коллектора второго логарифмирующего транзистора 6, Е5ли ние падени напр жени / на объемном сопротивлении второго логарифг .гарующего транзистора 6 на выходное напр жение второго операционного усилител 4 было малым. Необходимо, чтобы первый и второй логарифмирующие транзисторы 5 и 6 имели практически идентичные параметры. Тогда выходное напр жение суммирующе-вычитающего блока 8 содержит только напр жение погрешности первого логарифмирующего транзистора 5. При сравнительно малых величинах нанр жени на входе 12 логарифмического преобразовател , когда вли нием напр жени погрешности первого логарифмирующего транзистора 5 на выходное напр жение первого операционного усилител 3 можно пренебречь, ключевой элемент 9 разомкнут и сумматор 10 передает выходное напр жение первого операционного усилител 3 на выход 13 логарифмического преобразовател без изменений. С увеличением напр жени на входе 12 логарифмического преобразовател увеличиваетс и напр жение погрешности. Одновременно эта составл юща присутствует и на выходе суммирующе-вычитающего блока 8. С некоторого уровн напр жени на входе 12 логарифмического преобразовател замыкаетс ключевой элемент 9. С помощью сумматора 10 производитс вычитание из общего сигнала напр жени погрешности первого логарифмирующего транзистора 5. В результате на выходе 13 логарифмического преобразовател формируетс напр жение пропорциональное логарифму тока коллектора первого логарифмирующего транзистора 5 без составл ющей напр жени погрещности. Таким образом, в предлагаемом логарифмическом преобразователе производитс компенсаци падени напр жени на объемном сопротивлении базы первого логарифмирующего транзистора 5 в выходном напр жении первого операционного усилител 3 путем сравнени этого напр жени (с помощью второго операционного усилител 4 и второго логарифмирующего транзистора 6) с его «идеальным значением, последующего выделени напр жени погрещности при помощи суммирующе-вычитающего блока 8 и суммировани выходного напр жени первого операционного усилител 3, содержащего напр жение погрешности, с его выделенным инвертированным значением с помощью сумматора 10 в определенный момент, св занный с замыканием ключевого элемента 9. Предлагаемое изобретение позвол ет уменьшить погрешность передаточной характеристики преобразовател . Формула изобретени Логарифмический преобразователь, содержащий первый и второй операционные усилители, к инвертирующим входам и выходам которых подключены соответственно коллектор и эмиттер соответствующих логарифмирующих транзисторов, базы которых соединены с щиной нулевого потенциала, инвертирующий вход первого операционного усилител через первый масщтабный резистор присоединен ко входу логарифмического преобразовател , к инвертирующему входу второго операционного усилител подключен первый вывод второго масштабного резистора , выходы первого и второго операционных усилителей соединены с соответствующими входами суммирующе-вычитающего блока, сумматор, выход которого вл етс -выходом логарифмического преобразовател , отличающийс тем, что, с целью повышени точности преобразовани , в него введены ключевой элемент и источник опорного напр жени , причем выход источника опорного напр жени подключен к третьему входу суммирующе-вычитающего блока, выход которого через ключевой элемент соединен с первым входом сумматора, второй вход которого подсоединен к выходу первого операционного усилител , управл ющий вход ключевого элемента соединен со входом логарифмического преобразовател и со вторым выводом второго масштабного резистора . Источники информации, прин тые во внимание при экспертизе 1.Патент Великобритании № 1333287, кл. G 4 G, опублик. 1973.
- 2.Авторское свидетельство СССР по за вке № 2795493/18-24, кл. G 06 G 7/24, 10.07.79 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792814336A SU830421A1 (ru) | 1979-08-28 | 1979-08-28 | Логарифмический преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792814336A SU830421A1 (ru) | 1979-08-28 | 1979-08-28 | Логарифмический преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU830421A1 true SU830421A1 (ru) | 1981-05-15 |
Family
ID=20848271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792814336A SU830421A1 (ru) | 1979-08-28 | 1979-08-28 | Логарифмический преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU830421A1 (ru) |
-
1979
- 1979-08-28 SU SU792814336A patent/SU830421A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3423578A (en) | True root-mean-square computing circuit | |
SU830421A1 (ru) | Логарифмический преобразователь | |
US3599203A (en) | Asynchronous analog to logic level signal converter | |
GB1569720A (en) | Device for producing electric signals whose period is a function of a temperature | |
RU2024917C1 (ru) | Стабилизатор постоянного тока | |
SU896635A1 (ru) | Логарифмический преобразователь тока в напр жение | |
SU1484163A1 (ru) | Аналоговое запоминающее устройство | |
SU1304037A1 (ru) | Устройство дл определени коэффициента усилени операционных усилителей | |
SU888140A1 (ru) | Множительно-делительное устройство | |
SU591872A1 (ru) | Функциональный преобразователь дл воспроизведени дробнорациональных функций | |
SU1543426A1 (ru) | Множительно-делительное устройство | |
SU1620861A1 (ru) | Устройство дл измерени температуры | |
SU732901A1 (ru) | Устройство дл умножени аналогового сигнала на косинус угла поворота | |
SU851423A1 (ru) | Логарифмический усилитель | |
SU613333A1 (ru) | Аналоговое множительное устройство | |
SU599283A1 (ru) | Аналоговое запоминающее устройство | |
SU860088A1 (ru) | Квадратор | |
SU729592A1 (ru) | Делительное устройство | |
SU830419A1 (ru) | Логарифмический преобразователь | |
SU702512A1 (ru) | Функциональный преобразователь код-напр жение | |
JPH0583135A (ja) | 2重積分型a/dコンバータ | |
SU699569A1 (ru) | Аналоговое запоминающее устройство | |
SU670941A1 (ru) | Логарифмический преобразователь | |
SU432535A1 (ru) | Диодный функциональный преобразователь | |
SU1411784A1 (ru) | Логарифмический преобразователь |