SU822181A1 - Device for multiplying numbers in complementary codes - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ В ДОПОЛНИТЕЛЬНЫХ КОДАХ регистр множимого, регистр) множител , регистр результата, узел суммировани  элемент И, причем входы регистров множимого и множител  соединены со входными шинами множимого и множител  устройства.соответственно, выход регистра множимого соединен со входом :этого регистра, выход элемента И соединен с первым входом узла суммировани , выход регистра результата соединен с выходной шиной результата устройства, введены триггер знака, триггер модификации сдвига, преобразователь кода множител  в дополнительный ко-д, входной и выходной коммутаторы , причем регистра множимого соединен с информационным вхо дом, триггера модификации сдвига, управл ющий вход этого триггера соединен с первым управл ющим входом устройства, выход регистра множител  соединен с информационным входом пре образовател  кода множител  в дополнительный код, выход знакового разр да регистра множител  соединен с информационным входом триггера знака , управл ющий вход которого соединен со BToptJM управл ющим входом устройства, выходы триггера модификации сдвига и преобразовател  кода множител  в дополнительный код соеди нены с первым и вторым входами элемента И соответственно, пр мой выход триггера знака соединен с первым управл ющими входами входного и выходного коммутаторов и с управл ющим входом преобразовател , кода множител в дополнительный код, инверсный выхо триггера знака соединен со вторыми управл ющими входами входного и выходного коммутаторов, пр мой и инвер ный информационные входы входного коммутатора соединены с выходом регистра результата, а выход этого ком мутатора - со вторым входом узла суммировани , пр мой и инверсный информационные входы выходного коммута тора соединены с выходом узла суммировани , а выход - со входом регистра результата. Схема устройства представлена на чертеже. Устройство содержит регистр 1 мно жимо го, регистр 2 множител ,триггер 3 модификации сдвига,триггер 4 зна- . ка, преобразователь 5 кода множител в дополнительный код, элемент И 6, входной коммутатор 7, узел 8 суммиро вани , содержащий одноразр дный сумматор 9 и элемент 10 задержки, выходной коммутатор 11, регистр 12 результата, входные шины 13 и 14 мно   имого и множител , первый и второй управл гющие входы 15 и 16 устройства выходную шину 17 результата. При работе устройства в регистры множимого 1 и множител  2 по входным шинам записываютс  коды сомножителей В зависимости от знака кода множител регистре 2 триггер 4 знака множиел  устанавливаетс  в единичное ли нулевое состо ние. Если знак ножител  положительный, то прохождение кода множител  через преобразоатель 5 кода осуществл етс  без пребразовани , т.е. в коде представлени  (пр мом); если же знак отрицательный - беретс  дополнительный код от дополнительного кода отрицательного числа, т.е. множитель преобразуетс  в абсолютную величину. Таким образом, код множител  всегда делаетс  положительным. Триггер 4 знака своими выходами управл ет входным и .выходным коммутаторами так, что информаци  подаетс  с выхода регистра ,12 на вход узла 8 суммировани  через входной коммутатор , и с выхода узла 8 суммировани  на вход регистра 12 результата (через выходной коммутатор 11) в пр мом коде, если знак множител  положительный, или в обратном, если знак отрицательный. В то же врем  множимое всегда поступает в узел 8 суммировани  непосредственно в коде представлени  без преобразований . После передачи знакового разр да множимого на выход регистра 1 он будет зафиксирован триггером 3 модификации сдвига, который в течение последующих микротактов не будет сбрасыватьс , и в узел 8 суммировани , в соответствии с правилом модифицированного сдвига числа будет подаватьс  код знакового разр да множимого. Знак множител  определ ет необходимые сложени  или вычитани  промежуточного результата (частичного произведени ) с кодом множимого. При этом реализуетс  алгоритм вычитани  чисел, представленных дополнительным кодом, в соответствии с которым необходимо проинвертировать код уменьшаемого (в данном случае код результата), сложить его с кодом вычитаемого (в данном случае с кодом множимого),а полученный псевдорезультат операции сложени  вновь проинвертировать, после чего на выходе (после выходного коммутатора) получаетс  разность исходных чисел. Пример. (-|) X 1,010 X 1,011 . 0,01110 (+ ||). 1)0,000000 - ч.п. 0,101 множитель; 2)0,000000 - т.к.ч.п. 0,101 множитель; Д,111111 - о.к.ч.п. 1,1010 - множимое 1,100111 - о.к.ч.п. 0,011000 - п.к.ч.п.(54) DEVICE FOR MULTIPLICATION OF NUMBERS IN ADDITIONAL CODES multiplicative register, register) multiplier, result register, summation node element I, with inputs of multiplicative registers and multiplier connected to input multiplex tires and device multiplier. register, the output of the element And is connected to the first input of the summation node, the output of the result register is connected to the output bus of the device result, a character trigger is entered, a shift modification trigger, a code converter There are additional codes, input and output switches, and the multiplicable register is connected to the data input, the shift modification trigger, the control input of this trigger is connected to the first control input of the device, the output of the multiplier register is connected to the information input of the multiplier code converter the additional code, the output of the sign bit of the register multiplier is connected to the information input of the sign trigger, the control input of which is connected to the BToptJM control input of the device, the outputs of the trigger modif Shift and multiplier code converter in the additional code are connected to the first and second inputs of the AND element, respectively, the direct output of the sign trigger is connected to the first control inputs of the input and output switches and to the control input of the converter, the multiplier code to the additional code, inverse output the sign trigger is connected to the second control inputs of the input and output switches, the forward and inverse information inputs of the input switch are connected to the output of the result register, and the output of this com utatora - a second input of summing node, the forward and inverted data inputs of output commutator torus connected to the output summing node, and an output - to the input of the result register. Diagram of the device shown in the drawing. The device contains a register of 1 potential, a register of 2 multipliers, a trigger 3 modifications of the shift, a trigger 4 digits-. ka, multiplier code converter 5 into additional code, AND 6 element, input switch 7, summing node 8, containing a one-bit adder 9 and delay element 10, output switch 11, result register 12, input buses 13 and 14 many and multiple , the first and second control inputs 15 and 16 of the device, the output bus 17 of the result. When the device is operating, multiplier codes are written to the multiplier 1 and multiplier 2 registers on the input buses. Depending on the sign of the multiplier code and register 2, the trigger 4 characters of the multiplier are set to zero. If the sign of the knife is positive, then the multiplier code passes through the code converter 5 without transposing, i.e. in presentation code (forward); if the sign is negative, an additional code is taken from the additional code of a negative number, i.e. the multiplier is converted to an absolute value. Thus, the multiplier code is always positive. A 4 character trigger with its outputs controls the input and output switches so that information is fed from the register output, 12 to the input of the summing node 8 through the input switch, and from the output of the summing node 8 to the input of the result register 12 (through the output switch 11) to the tom code, if the sign of the multiplier is positive, or in reverse, if the sign is negative. At the same time, the multiplicand always arrives at the summation node 8 directly in the presentation code without transformations. After transferring the sign bit multiplied to the output of register 1, it will be fixed by the shift modification trigger 3, which will not be reset during the subsequent micro-tacts, and summation digit code will be supplied to the summation node 8, in accordance with the modified number shift rule. The multiplier sign determines the necessary additions or subtractions of the intermediate result (partial product) with the multiplicand code. In this case, the algorithm of subtracting the numbers represented by the additional code is implemented, in accordance with which it is necessary to invert the reduced code (in this case, the result code), add it to the code of the deductible (in this case, the multiplicand code), and then re-invert the resulting pseudo-result at the output (after the output switch), the difference between the original numbers is obtained. Example. (- |) X 1,010 X 1,011. 0.01110 (+ ||). 1) 0,000000 - ch.p. 0.101 multiplier; 2) 0,000000 - tkch.p. 0.101 multiplier; D, 111111 - о.к.ч.п. 1,1010 - multiplicand 1,100111 - о.к.ч.п. 0,011000 - p.k.ch.p.

3)0,011000 п.к.ч.п. 0,101 множитель3) 0.011 thousand p.k.ch.p. 0,101 multiplier

4)0,011000 - т.к.ч.п. 0,101 множитель4) 0,011000 - because 0,101 multiplier

1,100111 - о.к.п.ч. 1,111010 - множимое 1,100001 - псевдорезультат.1,100111 - о.к.п. 1,111010 - multiplicand 1,100001 - pseudo-result.

1,011110 - результат (+ ||)1,011110 - result (+ ||)

где ч.п. - частичное произведение; O.K. - обратный код; п.к. - пр мой код.where ch.p. - partial product; O.K. - reverse code; PC. - right my code.

В приведенном примере реализуетс  умножение, начина  со старших разр дов множител  со сдвигом множимого вправо и с неподвижным частичным произведением. Возможна реалзаци  умножени , начина  с млгщших разр дов множител . In the above example, multiplication is realized, starting with the higher digits of the multiplier with a shift of the multiplicand to the right and with a fixed partial product. It is possible to implement multiplication, starting with the next few multipliers.

Таким образом, устройство позвол ет выполн ть операцию умножени  двоичных чисел в дополнительных кодах без коррекции с интерпретацией знаковых разр дов как числовых.Thus, the device allows to perform the operation of multiplying binary numbers in additional codes without correction, interpreting the sign bits as numeric.

Введение двух дополнительных триггеров , преобразовател  кода множител  и двух коммутаторов позвол ет BjDtBoe сократить число циклов суммировани , при выполнении операций умножени  чисел в дополнительных кодах без коррекции, так как отпадает необходимость расширени  разр дной сетки сомножителей.The introduction of two additional triggers, a multiplier code converter and two switches allows BjDtBoe to reduce the number of cycles of summation, when performing operations of multiplying numbers in additional codes without correction, since there is no need to expand the bit grid of the factors.

Это приводит к увеличению быстродействи  предлагаемого устройства в 1,7-1,8 раз по сравнению с известным . Предлагаемое устройство позвол ет совместить устройство дл  сложени  (вычитани ) чисел в дополнительных кодах с устройствам умножени , (делени ) аналогичных чисел .This leads to an increase in the speed of the proposed device 1.7-1.8 times compared with the known. The proposed device makes it possible to combine a device for adding (subtracting) numbers in additional codes with devices for multiplying (dividing) similar numbers.

Claims (1)

Формула изобретени  Invention Formula Устройство дл  умножени  чисел в дополнительных кодах, содержащее регистр множимого, регистр множител /A device for multiplying numbers in additional codes, containing the register of the multiplicand, the multiplier register / регистр результата, узел суммировани , элемент И, причем входы регистров множимого и множител  соединени со входными шинами множимого и множител  устройства соответственно, выход регистра множимого соединен со входом этого регистра, выход элемента И соединен с первым входом узла суммировани , выход регистра разуль- : тата соединен с выходной шиной результата устройства, отличающеo ес  тем, что, с целью увеличени  быстродействи , в устройство введены триггер знака, триггер модификации сдвига, преобразователь кода множител  в дополнительный код, входной и result register, summation node, AND element, the inputs of the multiplicable registers and the multiplier of the connection with the input buses of the multiplicand and multiplier of the device, respectively, the output of the multiplicable register is connected to the input of this register, the output of the AND element is connected to the first input of the summing node, the output of the register: connected to the output bus of the result of the device, characterized by the fact that, in order to increase speed, the device includes a sign trigger, a shift modification trigger, a multiplier code converter in addition n code, input and 5 выходной коммутаторы, причем выход регистра множимого соединен с информационным входом триггера модификации сдвига, управл ющий вход этого триггера соединен с первым управ0 . л ющим входом устройства, выход регистра множител  соединен с информационным входом преобразовател  кода множител  в дополнительный код, выход знакового разр да регистра множител  соединен с информационным 5 output switches, the output of the register of the multiplicable is connected to the information input of the shift modification trigger, the control input of this trigger is connected to the first control 0. the device’s input, the output of the multiplier register is connected to the information input of the multiplier code converter into an additional code, the output of the register bit of the multiplier is connected to the information 5 входом триггера знака, управл ющий вход которого соединен со вторым управл ющим входом устройства, выходы триггера модификации сдвига и преобразовател  кода множител  в допол0 нительный- код соединены с первым и вторымвходами элемента И соответственно , пр мой выход триггера знака соединен с первыми управл ющими входами входного и выходного ком5 мутатора и с управл ющим входом Преобразовател  кода множител  в дополнительный код, инверсный выхо)ц триггера знака соединен со вторыми управл ющими входами входного и 5 the input of the sign trigger, the control input of which is connected to the second control input of the device, the outputs of the shift modification trigger and the multiplier to additional code converter are connected to the first and second inputs of the And element, respectively, the direct output of the sign trigger trigger is connected to the first control inputs the input and output switches and with the control input of the converter of the multiplier code into the additional code, the inverse output of the character trigger, is connected to the second control inputs of the input and 0 выходного коммутаторов, пр мой и инверсный информационные входы входного коммутатора соединены с выходом регистра результата, а выход этого коммутатора - со вторым входом узла суммировани , пр мой и инверс5 ный информационные входы выходного коммутатора -соединены с выходом узла суммировани , а выход - со входом регистра результата .0 output switches, direct and inverse information inputs of the input switch are connected to the output of the result register, and the output of this switch is connected to the second input of the summation node, the direct and inverse information inputs of the output switch are connected to the output of the summation node, and output to the input result register. 1Z1Z ф ф ж ж ж f well /1 Л Т ф/ 1 L T f nn J.J. 1Ш11Ш1 /J/ J