SU813807A1 - Device for restoring discrete information - Google Patents

Description

1one

Изобретение относитс  к технике передачи дискретной информации и может быть использовано в мног6кана.1ьных системах с ожиданием.The invention relates to a technique for transmitting discrete information and can be used in multi-channel systems with waiting.

Известно устройство восстановлени  дискретной информации, которое содержит входной блок, состо щий из N + 1 дискретного согласованного фильтра, N каналов, N выходных триггеров, а также последовательно соединенные блок тактовой синхронизации, формирователь цикловых импульсов и делитель 1 .A device for restoring discrete information is known, which contains an input unit consisting of N + 1 discrete matched filter, N channels, N output triggers, as well as serially connected clock synchronization unit, cyclic pulse generator and divider 1.

Однако такое устройство характеризуетс  наличием краевых искажений и небольшой достоверностью информации.However, such a device is characterized by the presence of edge distortions and low reliability of information.

Цель изобретени  - устранение краевыхискажений и повышение достоверности информации .The purpose of the invention is to eliminate boundary distortions and increase the reliability of information.

Дл  достижени  этой цели в устройство восстановлени  дискретной информации, содержащее входной блок, состо щий из N + 1 дискретного согласовани  фильтра, N каналов , N выходных триггеров, а также последовательно соединенные блок тактовой синхронизации , формирователь цикловых импульсов и делитель, введены компаратор синхросигнала и лини  задержки, а также вTo achieve this goal, a discrete information recovery device containing an input block consisting of N + 1 discrete filter matching, N channels, N output triggers, as well as serially connected clock synchronization unit, cyclic pulse generator and divider, a sync signal comparator and a line delays as well as in

каждый из N каналов - две параллельные цепи, кажда  из которых состоит из последовательно соединенных компаратора, ключевого блока, триггера предварительной пам ти и элемента И, и треть  цепь, состо ща  из последовательно соединенных элемента ИЛИ, ключевого блока, счетчика цикловых импульсов и дешифратора, при этом выход дешифратора каждого канала подключен к нулевым входам триггеров предварительной пам ти и вторым входам элементов И, выходы которых подключены к единичному и нулевому входу соответствующего выходного триггера, а единичные выходы триггеров предварительной пам ти каждого канала подключены ко входам элемента ИЛИ третьей цепи каждого , причем единичный и нулевой выходы соответствующих- дискретных согласованных фильтров подключены ко входам компараторов первой и второй цепи каждого канала, а выход N + 1 дискретного согласованногоEach of the N channels consists of two parallel circuits, each of which consists of a series-connected comparator, a key unit, a pre-memory trigger and an AND element, and a third chain consisting of an OR series element, a key unit, a cycle pulse counter, and a decoder, the output of the decoder of each channel is connected to the zero inputs of the pre-memory trigger and the second inputs of the And elements, the outputs of which are connected to the single and zero input of the corresponding output trigger, and pre-boundary outputs triggers the memory of each channel are connected to inputs of a third OR gate circuit each, with a single zero and outputs sootvetstvuyuschih- digital matched filters are connected to inputs of the first and second comparator circuits of each channel, and the output N + 1 discrete coherent

фильтра подключен ко входу компаратора синхросигнала,, выход которого подключен ко входу блока тактовой частоты и через линию задержки - к управл ющим входам ключевых блоков третьей цепиthe filter is connected to the clock comparator input, the output of which is connected to the input of the clock frequency block and through the delay line to the control inputs of the key blocks of the third circuit

всех каналов, а первый выход делител  подключен к вторым входам дешифраторов и ключевых блоков первой и второй цепи всех каналов, второй выход делител  подключен к счетным входам счетчика цикловых импульсов каждого канала.all channels, and the first output of the divider is connected to the second inputs of the decoders and the key blocks of the first and second circuits of all channels, the second output of the divider is connected to the counting inputs of the cycle pulse counter of each channel.

На чертеже изображена структурна  электрическа  схема предложенного устройства .The drawing shows a structural electrical circuit of the proposed device.

Устройство содержит входной блок 1, состо щий из N + 1 дискретных согласованных фильтров 2, N выходных триггеров 3, а также блок 4 тактовой синхронизации, формирователь 5 цикловых импульсов, делитель 6, компаратор 7 синхросигнала, линию 8 задержки N параллельных цепей, кажда  из которых состоит из компаратора 9, ключевого блока 10, триггера 11 предварительной пам ти и элемента И 12. Устройство содержит также N цепей, кажда  из которых состоит из элемента ИЛИ 13, ключевого блока 14, счетчика 15 цикловых импульсов и дешифратора 16.The device contains an input unit 1 consisting of N + 1 discrete matched filters 2, N output triggers 3, as well as a clock synchronization unit 4, a generator of 5 cyclic pulses, a divider 6, a sync signal comparator 7, a delay line 8 of N parallel circuits, each of which consists of a comparator 9, a key block 10, a preliminary memory trigger 11, and an element 12. The device also contains N circuits, each of which consists of an OR element 13, a key block 14, a counter 15 cyclic pulses, and a decoder 16.

Принцип работы предложенного устройства заключаетс  в следующем.The principle of operation of the proposed device is as follows.

При синхронном способе передачи, реализованном на передающей стороне, на вход блока 1 на каждом цикле поступает либо один из двух N канальных сигналов, либо синхросигнал в виде циклической сдвижки М-последовательности, не принадлежащей ни одному из каналов. На выходе N -го дискретного согласованного фильтра 2 отклик по вл етс  в случайные моменты вре мени, кратные длительности цикла Т . Два N канальных сигнала необходимо дл  раЗ личени  возможных смен состо ний источников сообщений. В данном случае могут использоватьс  пр ма  и инверсна  циклические сдвижки М-последовательности длиной L + 1,. где N число каналов в системе .In the synchronous transmission method implemented on the transmitting side, either one of the two N channel signals or the sync signal in the form of a cyclic shift of the M-sequence, not belonging to any of the channels, enters the input of block 1 on each cycle. At the output of the Nth discrete matched filter 2, the response appears at random times that are multiples of the cycle duration T. Two N channel signals are needed to distinguish between possible changes in the state of the message sources. In this case, direct and inverse cyclic shifts of the M-sequence of length L + 1 can be used. where N is the number of channels in the system.

Работа устройства начинаетс  с момента прихода си хросигнала, т. е. после по влени  на дискретном согласованном фильтре N + 1 канала отклика, который нормализуетс  компаратором 7. Нормализованный синхроимпульс, пройд  через линию 8 задержки на цикл, поступает параллельно на управл ющие входы ключевых блоков 14 всех N каналов и одновременно - в блок 4 тактовой синхронизации дл  подстройки местного тактового генератора. При поступлении на очередном цикле по групповому тракту сигнала о смене состо ни  источника , например первого канала, на выходе соответствующего фильтра 2, по вл етс  отклик. Если передавалс  сигнал о смене состо ни  источника из «О в «1, то отклик фильтра 2 по вл етс  на первом выходе, а если из «1 в «О - на втором. С соответствующего выхода фильтра 2 отклик поступает на один из двух соответствующих компараторов 9, в которых принимаетс  решение , по какому из выходов согласованного фильтра 2 поступила информаци . Нормализованный импульс поступает через соответствующий ключевой блок 10, который управл етс  тактовой последовательностью,The device starts from the moment of arrival of the signal, i.e. after the appearance of a response channel on the discrete matched filter N + 1, which is normalized by comparator 7. The normalized clock pulse, passed through the delay line 8 per cycle, goes in parallel to the control inputs of the key blocks 14 all N channels and at the same time - in block 4 of clock synchronization to adjust the local clock generator. When a signal on a change in the state of a source, for example, the first channel, arrives at the next cycle through the group path, a response appears at the output of the corresponding filter 2. If the signal about changing the state of the source from "O to" 1 is transmitted, the response of filter 2 appears at the first output, and if from "1 to" O - at the second. From the corresponding output of the filter 2, the response goes to one of the two corresponding comparators 9, in which a decision is made on which of the outputs of the matched filter 2 the information is received. The normalized impulse comes through the corresponding key block 10, which is controlled by a clock sequence,

поступающей с первого выхода делител  6, на единичный вход одного из триггеров 11, который запоминает переданное состо ние, и через логический элемент ИЛИ 13 на ключевой блок 14, который управл етс  задержанными на цикл синхроимпульсами, поступающими с линии 8 задержки: При совпадении задержанного на цикл синхроимпульса и пришедшего на очередном цикле канального импульса происходит установка на ноль счетчика 15, который со следующегоcoming from the first output of the divider 6, to the single input of one of the triggers 11, which remembers the transmitted state, and through the logical element OR 13 to the key block 14, which is controlled by the clock-delayed clock pulses from the delay line 8: the cycle of the sync pulse and the channel pulse that arrived at the next cycle is set to zero of the counter 15, which from the next

такта начинает считать тактовые импульсы. С этого момента начинает работать схема восстановлени  первого канала. При полном заполнении счетчика 15, которое определ етс  дешифратором 16, происходит формирование импульса истинного момента регенерации (ИМР), который поступает с выхода дешифратора 16, управл емого тактовой последовательностью импульсов, поступающих с первого выхода делител  6 на элемент И 12 и вторые входы триггеров 11.tact starts counting clock pulses. From this point on, the restoration scheme of the first channel begins to work. When the counter 15 is completely filled, which is determined by the decoder 16, a true regeneration moment (IMR) pulse is generated, which comes from the output of the decoder 16, controlled by the clock sequence of pulses from the first output of the divider 6 to the And 12 element and the second inputs of the trigger 11 .

5 В зависимости от того, на какой из элементов И 12 был подан управл ющий потенциал с выхода триггера 11, импульс истинного момента регенерации проходит на триггер 3 дл  установки его в «1 или «0 состо ние. Состо ние триггера 3 опреде° л етс  тем, по какому выходу фильтра 2 поступила информаци . Импульс ИМР, поступа  на вторые входы триггеров 11, устанавливает его в исходное нулевое состо ние . С поступлением канального импульса по5 Depending on which of the elements of And 12 the control potential was applied from the output of the trigger 11, a pulse of the true regeneration moment passes to the trigger 3 to set it to the "1 or" 0 state. The state of the trigger 3 is determined by what output of the filter 2 received information. The impetus to the WRI, arriving at the second inputs of the trigger 11, sets it to its original zero state. With the arrival of the channel pulse on

5 другому выходу согласованного фильтра 2 аналогичным образом происходит запоминание переданного состо ни  другим триггером 11, и следующий импульс ИМР поступает уже через другой элемент И 12 на другой вход выходного триггера 3 и ну0 левые входы триггеров 11. Если источник информации не измен ет своего состо ни  длительное врем , т. е. на вход блока уплотнени  на передающей стороне поступает подр д несколько «1 или «О, то по данному каналу ничего не передаетс . Очередные импульсы ИМР, поступа  на входы элементов И 12 и нулевые входы триггеров 11, не проход т на соответствующие входы триггера 3. Вследствие этого триггер 3 устойчиво остаетс  в первоначальном состо нии.5 to another output of matched filter 2 in the same way, the transferred state is memorized by another trigger 11, and the next IMR pulse arrives through another AND 12 element to another input of output trigger 3 and the left inputs of trigger 11. If the information source does not change its state a long time, i.e., a few "1 or" O is received at the input of the seal block on the transmitting side, nothing is transmitted through this channel. The next impetus to WRI, input to the inputs of the elements And 12 and zero inputs of the trigger 11, does not pass to the corresponding inputs of the trigger 3. As a consequence, the trigger 3 stably remains in its original state.

50 При полном заполнении счетчика 15 импульсом ИМР производитс  сброс счетчика в «О.50 When the counter is completely filled with 15 pulse WRI, the counter is reset to "O.

Claims (1)

Если произошла задержка в передаче момента смены состо ни  в каком-либо ка-нале , пришедший импульс, характеризую щий переход из «О в «1 запоминаетс , и только в момент прихода ИМР происходит переключение триггера 3 в единичное состо ние. Таким образом, происходит «подт гивание каждого канального импульса, характеризующего смену состо ни  источника сообщений к истинным моментам регенерации данного канала. Восстановление информации каждого последующего канала начинаетс  с момента, когда после прихода синхроимпульса, поступающего с линии В задержки на канальные ключевые блоки 14, на очередном цикле приходит канальный импульс соответствующего i-ro канала и устанавливает счетчик 15 данного канала в «О. «Подт гивание импульсов позвол ет устранить  вление качани  фронтов принимаемых посылок, т. е. восстановить искаженные посылки и повысить достоверность информации . Формула изобретени  Устройство восстановлени  дискретной информации, содержащее входной блок, состо щий из N + 1 дискретного согласованного фильтра, N каналов, N выходных триггеров , а также последовательно соединенные блок тактовой синхронизации, формирователь цикловых импульсов и делитель, отличающеес  тем, что, с целью устранени  краевых искажений и повыщени  достоверности информации, введены компаратор синхросигнала и лини  задержки, а также в каждый из N каналов - две параллельные цепи, кажда  из которых состоит из последовательно соединенных компаратора , ключевого блока, триггера предварительной пам ти и элемента И, и треть  цепь, состо ща  из последовательно соединенных элемента ИЛИ, ключевого блока, счетчика цикловых импульсов и дещифратора , при этом выход дещифратора каждого канала подключен к нулевым входам триггеров предварительной пам ти и вторым входам элементов И, выходы которых подключены к единичному и нулевому входу соответствующего выходного триггера, а единичные выходы триггеров предварительной пам ти каждого канала подключены ко входам элемента ИЛИ третьей цепи каждого канала, причем единичный и нулевой выходы соответствующих дискретных согласованных фильтров подключены ко входам компараторов первой и второй цепи каждого канала, а выход N + 1 дискретного согласованного фильтра подключен ко входу компаратора синхросигнала, выход которого подключен ко входу блока тактовой частоты и через линию задержки - к управл ющим входам ключевых блоков третьей цепи всех каналов, а первый выход делител  подключен к вторым входам дещифраторов и ключевых блоков первой и второйцепи всех каналов, второй выход делител  подключен к счетным входам счетчика цикловых импульсов каждого канала. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 582573, кл. Н 04 L 3/02, 1976 (прототип ).If there is a delay in the transfer of the moment of change of state in any channel, the impulse that characterizes the transition from "O to" 1 is memorized, and only at the moment of arrival of the MRI does trigger 3 switch to one state. Thus, there occurs a “pushing up of each channel pulse, which characterizes the change of the state of the source of messages to the true points of regeneration of the given channel. The recovery of information of each subsequent channel starts from the moment when, after the arrival of the sync pulse arriving from the delay line B on channel key blocks 14, the channel impulse of the corresponding i-ro channel arrives at the next cycle and sets the counter 15 of this channel to "O. “Pulsing of pulses allows to eliminate the phenomenon of oscillation of the edges of received parcels, i.e., to restore distorted parcels and to increase the reliability of information. Claims A discrete information recovery device comprising an input unit consisting of N + 1 discrete matched filter, N channels, N output flip-flops, as well as serially connected clock synchronization unit, cyclic pulse generator and divider, characterized in that, in order to eliminate edge distortions and increased reliability of information; a sync signal comparator and a delay line are introduced; and in each of the N channels, two parallel circuits, each of which consists of About the connected comparator, the key block, the trigger of the preliminary memory and the element And, and the third circuit consisting of the series-connected element OR, the key block, the cycle pulse counter and the decryptor, the output of the decipher of each channel is connected to the zero inputs of the preliminary memory and the second inputs of the And elements, the outputs of which are connected to the single and zero inputs of the corresponding output trigger, and the single outputs of the preliminary memory trigger of each channel are connected to the inputs of OR of the third circuit of each channel, the unit and zero outputs of the corresponding discrete matched filters are connected to the first and second circuit comparators of each channel, and the output of the N + 1 discrete matched filter is connected to the clock comparator input, whose output is connected to the clock frequency input and through the delay line to the control inputs of the key blocks of the third circuit of all channels, and the first output of the divider is connected to the second inputs of the decipherors and the key blocks of the first and second chains all channels, the second output of the divider is connected to the counting inputs of the cyclic pulse counter of each channel. Sources of information taken into account during the examination 1. USSR Author's Certificate No. 582573, cl. H 04 L 3/02, 1976 (prototype).