SU813795A2 - Device for testing serviceabbility of phase-lock loop - Google Patents
Device for testing serviceabbility of phase-lock loop Download PDFInfo
- Publication number
- SU813795A2 SU813795A2 SU762350465A SU2350465A SU813795A2 SU 813795 A2 SU813795 A2 SU 813795A2 SU 762350465 A SU762350465 A SU 762350465A SU 2350465 A SU2350465 A SU 2350465A SU 813795 A2 SU813795 A2 SU 813795A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- phase
- serviceabbility
- testing
- subtractor
- lock loop
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Изобретение относится к системам передачи и приема информации и может быть использовано в различных радиотехнических установках. ,The invention relates to systems for transmitting and receiving information and can be used in various radio installations. ,
По основному авт. св. № 663067 известно устройство контроля исправности кольца фазовой автоподстройки частоты, содержащее два двухполупериодных амплитудных детектора, подключенных через соответствующие фильтры низкой частоты к вычитателю, выход которого связан с пороговым элементом [1] .According to the main author. St. No. 663067, a device is known for monitoring the health of a phase locked loop, comprising two half-wave amplitude detectors connected through appropriate low-frequency filters to a subtractor, the output of which is connected to a threshold element [1].
Недостаток такого устройства заключается в возможности ложной 1 индикации при изменении уровня входного сигнала, так как напряжение порога фиксировано, а напряжение на выходе вычитателя в режиме синхронизма определяется уровнем входного сиг- нала.The disadvantage of this device is the possibility of false 1 indication when the input signal level changes, since the threshold voltage is fixed, and the voltage at the output of the subtractor in synchronism mode is determined by the level of the input signal.
Цель изобретения - повышение точности контроля при изменениях уровня входного сигнала.The purpose of the invention is to increase the accuracy of control with changes in the level of the input signal.
С этой целью в устройство кон- ‘ троля исправности кольца фазовой автоподстройки частоты (ФАПЧ), содержащем два двухполупериодных амплитудных детектора, подключенных через фильтры низких частот к вычитателю, выход которого соединен с пороговым элементом, дополнительно введен делитель напряжения на одном из входов вычитателя или усилитель на другом его входе.For this purpose, a phase-locked loop (PLL) containing two two-half-amplitude amplitude detectors connected through a low-pass filter to a subtractor, the output of which is connected to a threshold element, is additionally equipped with a voltage divider at one of the inputs of the subtractor or an amplifier at his other entrance.
Делитель или усилитель совместно с вычитателем образуют весовой сумматор .The divider or amplifier together with the subtractor form a weight adder.
На фиг. 1 представлена функциональная блок-схема устройства контроля исправности кольца фазовой автоподстройки частоты; на фиг. 2 возможные варианты реализации весового сумматора.In FIG. 1 is a functional block diagram of a health monitoring device for a phase locked loop; in FIG. 2 possible options for the implementation of the weight adder.
Блок-схема содержит двухполупериодные амплитудные детекторы 1 и 2, к первому из которых подключена шина входного синфазного сигнала, а ко второму - шина квадратурного сигнала, выходы детекторов через фильтры 3 и 4 нижних частот подключены к весовому сумматору 5, выход которого соединен с пороговым элементом 6. Весовой сумматор 5 (фиг. 2) образован цз вычитателя 7, к одному из входов которого подключен усилитель 8 или к другому входу подключен делитель 9 напряжения.The block diagram contains half-wave amplitude detectors 1 and 2, the first of which is connected to the input common-mode signal bus, and to the second is the quadrature signal bus, the outputs of the detectors are connected through the low-pass filters 3 and 4 to the weight adder 5, the output of which is connected to a threshold element 6. The weight adder 5 (Fig. 2) is formed by a dc of the subtractor 7, an amplifier 8 is connected to one of its inputs or a voltage divider 9 is connected to the other input.
Устройство работает следующим образом.The device operates as follows.
В режиме синхронизма на выходе двухполупериодного амплитудного детектора7 1 синфазного канала напряжение максимально, а на выходе детектора 2 квадратурного канала напряжение близко к нулю. После деления напряжения в синфазном канале или усиления в квадратурном канале и вычитания напряжений на выходе вычитателя 7 напряжение устанавливается выше порога срабатывания порогового элемента 6, и устройство индицирует наличие синхронизма. В режиме биений напряжения на выходах двухполупериодных амплитудных детекторов 1 и 2 обоих каналов приблизительно одинаковы, напряжение на выходе вычитателя 7 устанавливается ниже порога срабатывания порогового элемента 6. Изменяя знак, устройство индицирует отсутствие синхронизма. При отсутствии сигнала в обоих каналах имеется шум, и устройство работает так, как в режиме биений. Индикация исправности кольца ФАПЧ не зависит от уровня входного сигнала, так как порог срабатывания элемента 6 может быть выб ран нулевым, и его показания не изменяются с измерением уровня входного сигнала.In the synchronism mode, the voltage at the output of the half-wave amplitude detector 7 1 of the in-phase channel is maximum, and the voltage at the output of the detector 2 of the quadrature channel is close to zero. After dividing the voltage in the common-mode channel or amplifying in the quadrature channel and subtracting the voltages at the output of the subtractor 7, the voltage is set above the threshold of the threshold element 6, and the device indicates the presence of synchronism. In the beating mode, the voltages at the outputs of the two-half-amplitude amplifiers of both channels 1 and 2 are approximately the same, the voltage at the output of the subtractor 7 is set below the threshold of the threshold element 6. By changing the sign, the device indicates a lack of synchronism. If there is no signal in both channels, there is noise, and the device operates as in the beating mode. The serviceability indication of the PLL ring does not depend on the level of the input signal, since the response threshold of element 6 can be chosen zero, and its readings do not change with the measurement of the input signal level.
Таким образом, предлагаемое устройство позволяет повышать точность контроля в широких пределах изменения уровня входного сигнала.Thus, the proposed device allows to increase the accuracy of control over a wide range of changes in the level of the input signal.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762350465A SU813795A2 (en) | 1976-03-22 | 1976-03-22 | Device for testing serviceabbility of phase-lock loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762350465A SU813795A2 (en) | 1976-03-22 | 1976-03-22 | Device for testing serviceabbility of phase-lock loop |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU663067 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU813795A2 true SU813795A2 (en) | 1981-03-15 |
Family
ID=20657924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762350465A SU813795A2 (en) | 1976-03-22 | 1976-03-22 | Device for testing serviceabbility of phase-lock loop |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU813795A2 (en) |
-
1976
- 1976-03-22 SU SU762350465A patent/SU813795A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5838749B2 (en) | Isourotsuku Cairo | |
JPS63229927A (en) | Fm communication equipment | |
SE8201876L (en) | noise detector | |
SU813795A2 (en) | Device for testing serviceabbility of phase-lock loop | |
ES486395A1 (en) | Security system. | |
US2485582A (en) | Receiver system | |
US5173659A (en) | Highly sensitive magnetic field detecting SQUID with dual demodulation circuit | |
WO1999057814A3 (en) | Phase frequency detector having instantaneous phase difference output | |
US3680098A (en) | Large dynamic range coherent radar processor | |
Vandenbussche et al. | An FPGA based digital lock-in amplifier implemented using MFIR resonators | |
SU1684929A1 (en) | Device for phase automatic frequency control | |
SU797055A1 (en) | Device for serviceability testing of phase-locking systems | |
JPS61245750A (en) | Tone detector with pseudo phase synchronization loop | |
SU574687A1 (en) | Apparatus for following the mean frequency of narrow-band signal spectrum | |
SU982183A1 (en) | Device for comparing two frequencies | |
SU834549A1 (en) | Differential commutation pointer with periodic comparison of harmonic signals | |
SU1046698A1 (en) | Phase-sensitive measuring converter of ac to dc voltage | |
SU1325374A1 (en) | Device for automatic measurement of frequency deviation | |
SU389467A1 (en) | DEVICE FOR MEASURING FLUCTUATION OF FREQUENCIES_ .SIGNAL | |
JPS6465485A (en) | Metal detector | |
SU928239A1 (en) | Differential commutation indicator with periodic comparison | |
SU1054874A1 (en) | Demodulator | |
SU552569A1 (en) | Phase fluctuation measuring device | |
SU1187280A1 (en) | Device for determining mismatch degree of communication cables | |
SU824072A1 (en) | Method of phase shift measuring |