SU813429A1 - Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы - Google Patents
Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы Download PDFInfo
- Publication number
- SU813429A1 SU813429A1 SU792706579A SU2706579A SU813429A1 SU 813429 A1 SU813429 A1 SU 813429A1 SU 792706579 A SU792706579 A SU 792706579A SU 2706579 A SU2706579 A SU 2706579A SU 813429 A1 SU813429 A1 SU 813429A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- block
- control
- unit
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) УСТРОЙСТВО УПРАВЛЕНИЯ ЦИФРОВОЙ ИНТЕГРИРУЮЩЕЙ СТРУКТУРЫ
Изобретение относитс к вычислительной технике и предназначено дл использовани в цифровых интегрирующих структурах (ЦИС).
Известны устройства управлени ЦИС, содержащие пульт управлени , блок управл ющих импульсов и потенциалов, блок пуска-останова и счетчик итераций и предназначенные дл организации управлени процессом вычислений в ЦИС с фиксированной зап той ti.
Недостатком таких устройств управлени ЦИС вл етс то, что они не позвол т ют совместить во времени выполнени этапов обработки и вывода информации.
Наиболее близким по технической сущности и достигаемому результату к предлагаемому вл етс устройство управлени ЦИС, содержащее блок управл ющих импульсов и потенциалов, счетчик итераций, блок пуска-останова и пульт управлени 2
. Недостатком этого устройства управлени ЦИС вл етс то, что оно не позвол ет совместить во времени выполнение этапов обработки и вывода информации, что снижает производительность и,ИС.
Цель изобретени - повышение быстродействи .
Поставленна цель достигаетс тем, что в устройство управлени цифровой интегрирующей структуры, содержащее блок формировани управл ющих сигналов, первый управл ющий выход которого соединен с суммирующим входом счетчика итераций и первым входом блока пуска-останова, второй вход которого соединен с выходом счетчика итераций, третий вход блока пускаостанова соединен с первым управл ющим выходом пульта управлени , первый выход блока пуска-останова вл етс выходом пус ка устройства, введен блок подготовки режимов , причем первый и второй входы блока подготовки режимов соединены соответственно с выходами начала и конца итераций блока формировани управл ющих сигналов , третий и четвертый входы блока подготовки режимов соединены соответственно с выходами «Стоп и «Пуск пульта управлени , п тый вход блока подготовки режимов вл етс входом окончани печати устройства, первый выход блока полготовки режимов соединен с установочным Входом
счетчика итераций и со вторым управл ющим выходом пульта уппавлени , третий управл ющий выход которого вл етс выходом управлени устройства, второй выход блока подготовки режимов соединен с входом установки в нуль счетчика итераций и со вторым выходом блока пуска-останова , четвертый вход которого соединен с третьим выходом блока подготовки режимов и с выходом запуска устройства, выход записи информации которого соединен с четвертым выходом блока подготовки режимов, разрещающий вход счетчика итераций соединен с первым управл ющим выходом блока пуска-останова, второй управл ющий выход блока формировани управл ющих сигналов вл етс выходом управл ющих сигналов устройства, а также блок подготовки режимов содержит элементы И, ИЛИ триггеры и элемент задержки, причем первые входы первого и второго элементов И соединены соответственно с первым и вторым входами блока, третий вход которого соединен с нулевым входом первого триггера , един1 чный вход которого соединен с четвертым входом блока и с первыми входами первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с вторым выходом и п тым входом блока, выходы первого и второго элементов ИЛИ соединены соответственно с единичными входами второго и третьего триггеров , нулевые входы которых соединены с выходом третьего элемента ИЛИ и с нулевым входом четвертого триггера, единичный , вход которого соединен с выходом первого элемента И, второй, третий и четвертый входы которого соединены соответственно с единичными выходами второго, третьего и первого триггеров, единичный выход четвертого триггера соединен со вторым входом второго элемента И и с четвертым выходом блока, выход второго элемента И через элемент задержки соединен с первым входом третьего элемента ИЛИ и с третьим выходом блока, второй вход третьего элемента ИЛИ соединен с первым выходом блока.
На чертеже представлена функциональна схема устройства управлени ЦИС.
Устройство управлени ЦИС включает блок 1 формировани управл ющих сигналов , счетчик 2 итераций, блок 3 пуска-останова , пульт 4 управлени , блок 5 подготовки режимов, содержащий первый элемент И 6, второй элемент И 7, первый элемент ИЛИ 8, третий элемент ИЛИ 9, второй элемент ИЛИ 10, первый триггер 11, второй триггер 12, третий триггер 13, четвертый триггер 14, элемент 15 задержки, щину 16 управл ющих сигналов, щину 17 пуска, щину 18 управлени , шину 19 записи информации , щину 20 запуска устройства вывода, тину 21 окончани печати.
Блок 1 формировани управл ющих импульсов и потенциалов предназначен дл выработки импульсов и потенциалов, управл ющих работой устройств ввода, вывода и вычислительных устройств ЦИС. Счетчик 2 итерации предназначен дл отсчета заданного количества итераций, определ ющего интервал вычислений.
Блок 3 пуска-останова вырабатывает сигнал , разрещающий выполнение режима обработки информации в вычислительных устройствах ЦИС, и сигнала об окончании ре жима обработки информации на каждом интервале вычислений. Пульт 4 управлени задает различные режимы работы устройства .
Блок 5 подготовки р.ежимов производит подготовку к совместному выполнению режимов обработки и вывода информации, анализиру сигналы окончани режимов обработки и вывода информации и вырабатыва сигнал ее записи, производ щий предварительную запись выводимой информации в буферную пам ть устройства вывода ЦИС, и затем производ выработку и.мпульса запуска режимов обработки и вывода информации.
Устройство управлени ЦИС работает следующим образом.
Перед началом работы производитс ус- тановка устройства управлени в исходное состо ние подачей соответствующих сигналов с пульта 4 управлени в счетчик 2 итераций, в блок 3 пуска-останова, на нулевой вход триггера 11 блока 5 и через элемент ИЛИ 9 блока 5 на нулевые входы триггеров 12-14, а подачей соответствующего J сигнала на щину 18 производитс установка в исходное состо ние остальных устройств ЦИС.
Затем следует режим ввода, при выполнении которого с пульта 4 управлени на щину 18 выдаетс сигнал запуска устройства 0 ввода ЦИС, а блок 1 производит выработку на щину 16 управл ющих импульсов и потенциалов , необходимых дл организации ввода начальной информации в вычислительные устройства и программы коммутации - в устройство коммутации ЦИС.
Следующий режим работы устройства управлени . ЦИС - это режим, обеспечивающий одновременно обработку и вывод информации. Перед выполнением этого режима на пульте 4 управлени устанавливаетс интервал вычислений, определ емый заданным количеством итераций, величина которого может измен тьс кратно двум.
Затем сигнал «Пуск с третьего выхода пульта 4 управлени поступает в блок 5 на единичный вход триггера 11 и через 5 элементы ИЛИ 8 и ИЛИ 10 - на единичные входы триггеров 12 и 13. В результате триггера 11 -13 переход т в единичное состо ние и обеспечивают прохождение через И 6
блока 5 с выхода 1 временного импульса, соответствующего началу итерации, на единичный вход триггера 14, который устанавливаетс в единичное состо ние и начинает вырабатывать сигнал записи информации длительности одной итерации. Этот сигнал с единичного выхода триггера 14 блока 5 поступает на вход элемента И 7 блока 5 и по шине 19 - в устройство вывода ЦИС, разреша запись выводимой информации в буферную пам ть устройства вывода, причем информаци выводитс только из тех вычислительных устройств ЦИС, в коде операций которых имеетс признак печати. Временной импульс, соответствующий концу итерации, с выхода блока 1 проходит через открытый элемент И 7 блока 5 и, задержавшись иа один такт на элемент задержки 15 блока 5, поступает через элемент ИЛИ 9 блока 5 на нулевые входы триггеров 12-14 блока 5, устанавлива их в нулевое состо ние и тем самым заверша выработку длительностью одной итерации сигнала записи информации. Одновременно этот импульс с выхода элемента задержки 15 блока 5 поступает как импульс запуска режимов по шине 20 в устройство вывода UHQ разреша его запуск и вывод информации, и на вход блока пуска-останова 3, вырабатыва сигнал, разрешающий обработку информации , который поступает-на вход счетчика 2 и по шине 17 - в вычислительные устройства ЦИС. При этом устройство вывода начинает вывод информации на печать (в первом случае это будет начальна информаци ), вычислительные устройства начинают обработку информации, а счетчик 2 итерации подсчитывает количество выполн емых итераций, так как сигнал с первого выхода блока 3 разрешает поступление на суммирующий вход счетчика 2 в начале каждой итерации первого временного импульса с выхода блока 1. Причем на каждой итерации новое значение счетчика 2 поступает в блок 3, где сравниваетс с числом итераций, заданным на пульте 1 управлени , при совпадении которых блок 3 пуска-останова вырабатывает сигнал останова, который останавливает процесс вычислений, прекраща выработку сигнала, разрещающего обработку информации, на шину 17 и на вход счетчика 2. Одновременно сигнал останова поступает со второго выхода блока 3 пуска-останова на вход счетчика 2, устанавлива его в нулевое состо ние и через элемент ИЛИ 8 блока 5 - на единичный вход триггера 12 блока 5, устанавлива его в единичное сост-о ние. Устройство вывода ЦИС после окончани печати выводимой информации вырабатывает сигнал окончани печати, который по шине 21 поступает через элемент ИЛИ 10 блока 5 на единичный вход триггера 13 и устанавливает его в единичное состо ние. После установки триггеров 12 и 13 блока 5 в единичное состо ние триггер 14 блока 5 начинает с приходом
через элемент И 6 временного импульса, соответству19Щего началу итерации, выработку сигнала записи информации. При этом, если врем выполнени режима обработки информации на данном интервале вычислений оказываетс больше времени выполнени режима вывода информации, то сигнал окончани печати приходит в блок 5 раньше сигнала останова и лишь только после прихода сигнала останова оба триггера 12 и 13 блока 5 оказываютс в единичном состо нии и триггер 14 5 начинает вырабатывать сигнал записи информации, а далее выработка всех остальных управл ющих сигналов, а также одновременно обработка информации на новом интервале вычислений и вывод информации предыдущего интервала вычислений повтор ютс . Если же врем выполнени режима обработки информации на данном интервале вычислений оказываетс меньще времени выполнени режима вывода информации, то сигнал останова приходит в блок 5 раньше сигнала окончани печати. В этом случае, только после прихода сигнала окончани печати оба триггера 12 и 13 блока 5 оказываютс в единичном состо нии и триггер 14 блока начинает, вырабатывать сигнал записи информации и далее выработка всех остальных управл ющих сигналов и одновременно обработка и вывод информации повтор ютс . Причем блок 1 производит выработку на шину 16 остальных циклически повтор ющихс управл ющих сигналов, необходимых дл функционировани всех устройств ЦИС.
После получени необходимого количества точек решени с заданным интервалом вычислении, пульт 4 управлени вырабатывает сигнал «Стоп, который поступает на нулевой вход триггера 11 блока 5 и устанавливает его в нулевое состо ние. После выполнени режима обработки информации на последнем интервале вычислений и печати последней выводимой информации триггеры 12 и 13 блока 5 устанавливаютс в единичное состо ние, но поскольку триггер 11 находитс в нулевом состо нии, то элемент И 6 блока 5 закрыт и выработка управл ющих сигналов, а вместе с ними и обработка информации с одновременным выводом результатов прекращаетс . Если же возникает необходимость продолжать решение, то пульт 4 управлени вырабатывает сигнал «Пуск, который устанавливает триггер 11 блока 5 в единичное состо ние и подтверждает единичное состо ние триггеров 12 и 13 блока 5, тогда триггер 14 блока 5 с приходом соответствующего временного импульса через элемент И 6 блока 5 начинает вырабатывать сигнал записи информации, а далее выработка необходимых упра-вл ющюс сигналов, а вместе с ними и обработка информации с одновременным выводом результатов предыдущего интервала вычислений повтор ютс .
Таким образом, введение в устройство управлени ЦИС нового узла и соответствующих св зей позвол ет расшири1ь его функциональные возможности за счет обеспечени возможности совмещени во времени выполнени режимов обработки и вывода информации в ЦИС, вследствие чего в 1,25- Z раза сокращаетс общее врем решени задач и тем самым повыщаетс производительность ЦИС.
Claims (2)
- Формула изобретени. Устройство управлени цифровой интегрирующей структуры, содержащее блок формировани уиравл юших сигналов, первый управл ющий выход которого соединен с суммирующим входом счетчика итераций и первым входом блока нуска-останова, второй вход которого соединен с выходом счетчика итераций, третий вход блока пускаостанова соединен с первым управл ющим выходом пульта управлени , первый выход блока-пуска-останова вл етс выходом пуска устройства, отличающеес тем, что, с це.1ью повьилени быстродействи в него введен блок подготовки режимов, причем первый и второй входы блока подготовки режимов соединены соответственно с выходами начала и конца итераций блока формировани управл ющих сигналов, третий и четвертый входы блока подготовки режимов соединены соответственно с выходами «Стоп и «Пуск, пульта управлени , п тый вход блока подготовки режимов вл етс входом окончани печати устройства, перкыц выход блока подготовки режимов соединен с установочным входом счетчика итераций и со вторым управл ющим выходом пульта управлени , третий управл ющий выход которого вл етс выходом управлени устройства, второй выход блока подготовки режимов соединен с входом установки в нуль счетчика итераций и со вторым выходом блока нуска-останова, четвертый вход которого соединен с третьим выходом блока подготовки режимов и с выходом запуска устроГчтва, выход записи информации которого соедипен с четвертым выходом блокаподготовки режимов, разрешающий вход счетчика итераций соединен с первым управл ющим выходом блока пуска-останова, второй управл ющий выход блока формировани управл ющих сигналов вл етс выходом управл ющих сигналов устройства.
- 2. Устройство по п. 1, отличающеес тем, что блок подготовки режимов содержит элементы И, ИЛИ, триггеры и элемент задержки , причем первые входы первого и второго элементов И соединены соответственно с первым и вторым входами блока, третий вход которого соединен с нулевым входом первого триггера, единичный вход которого соединен с четвертым входом блока и с первыми входами первого и второго элементов ИЛИ,вторые входы которых соединены соответственно с вторым выходом и п тым входом блока, выходы первого и второго элементов ИЛИ соединены соответственно с единичными входами второго и третьего триггеров , нулевые входы которых соединены свыходом третьего элемента ИЛИ.и с нулевым входом четвертого триггера, единичный вход которого соединен с выходом первого элемента И, второй; третий и четвертый входы которого соединены соответственно сединичными выходами второго, третьего и первого триггеров, единичный выход четвертого триггера соединен со вторым входом второго элемента И и с четвертым выходом блока, выход второго элемента И через элемент задержки соединен с первымвходом третьего элемента ИЛИ и с третьим выходом блока, второй вход третьего элемента ИЛИ соединен с первым выходом блока.Источники информации, прин тые во внимание при экспертизе1. Отчеты по НИР «Разработка цифровой интегрирующей машины «Дон, Гос.per. Х9 68050449, инв. № Б 002931. Таганрог, 1968, с. 7-22, кн. 1 и с. 7, кн. 2.2. Отчет по НИР «Разработка функциональных схем устройства цифровой интегрирующей мащины дл микроэлектронного исполнени . Гос. per. N° 71028281. инв. Л Б 162887, Таганрог, 1971, с. 23-34 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792706579A SU813429A1 (ru) | 1979-01-04 | 1979-01-04 | Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792706579A SU813429A1 (ru) | 1979-01-04 | 1979-01-04 | Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы |
Publications (1)
Publication Number | Publication Date |
---|---|
SU813429A1 true SU813429A1 (ru) | 1981-03-15 |
Family
ID=20802683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792706579A SU813429A1 (ru) | 1979-01-04 | 1979-01-04 | Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU813429A1 (ru) |
-
1979
- 1979-01-04 SU SU792706579A patent/SU813429A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU813429A1 (ru) | Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы | |
SU1605254A1 (ru) | Устройство дл выполнени быстрого преобразовани Уолша-Адамара | |
SU1438003A1 (ru) | Преобразователь двоичного кода во временной интервал | |
SU1488795A1 (ru) | Вычислительное устройство | |
SU789996A1 (ru) | Многоканальный цифровой коррелометр | |
SU1608657A1 (ru) | Преобразователь код-веро тность | |
SU1280621A1 (ru) | Генератор случайного процесса | |
SU1587501A1 (ru) | Генератор нестационарного случайного импульсного процесса | |
SU1427370A1 (ru) | Сигнатурный анализатор | |
RU1789995C (ru) | Устройство дл исследовани графов | |
SU1124312A1 (ru) | Устройство дл контрол цифровых узлов | |
SU746503A1 (ru) | Устройство дл определени максимального числа | |
SU1241251A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
SU1061128A1 (ru) | Устройство дл ввода-вывода информации | |
SU1315994A1 (ru) | Устройство дл моделировани де тельности человека-оператора эргатических систем | |
SU1716534A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
SU1718223A1 (ru) | Устройство дл имитации неисправностей ЭВМ | |
SU1430946A1 (ru) | Цифровой генератор периодических функций | |
SU1506553A1 (ru) | Преобразователь частота-код | |
SU1474628A1 (ru) | Устройство дл формировани синхросигналов | |
SU1405058A1 (ru) | Генератор испытательных кодов | |
RU2061U1 (ru) | Формирователь управляющих кодовых последовательностей | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1372327A2 (ru) | Устройство дл формировани тестовых воздействий | |
SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА |