SU813427A1 - Microprogramme-control device - Google Patents
Microprogramme-control device Download PDFInfo
- Publication number
- SU813427A1 SU813427A1 SU782700130A SU2700130A SU813427A1 SU 813427 A1 SU813427 A1 SU 813427A1 SU 782700130 A SU782700130 A SU 782700130A SU 2700130 A SU2700130 A SU 2700130A SU 813427 A1 SU813427 A1 SU 813427A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- address
- microcommand
- input
- counter
- micro
- Prior art date
Links
Landscapes
- Stored Programmes (AREA)
Description
(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ(54) FIRMWARE CONTROL DEVICE
II
Изобретение относитс к вычислительной технике, в частности к микропрограммным устройствам управлени .The invention relates to computing, in particular, to firmware control devices.
Известно микропрограммное устройство управлени , содержащее запоминающие блоки , регистры микрокоманд, регистры адреса, блоки проверки условий, триггеры блокировки , схемы И |1 .A firmware control device is known that contains memory blocks, microinstruction registers, address registers, condition checkers, blocking triggers, AND circuits | 1.
Наиболее близким к предлагаемому по технической сущности и достигаемому результату вл етс микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд, узел формировани адреса и коммутатор, причем, первый вход узла формировани адреса соединен со входом устройства, первый выход узла формировани адреса соединен с первым адресным входом регистра адреса микрокоманд , выход которого соединен со входом блока пам ти микрокоманд, выход которого соединен с информационным входом регистра микрокоманд, выход которого соединен с первым входом коммутатора Е.The closest to the proposed technical essence and the achieved result is a microprogram control device containing a microinstruction memory block, a microinstruction register, an microinstruction address register, an address generation node and a switch, the first input of the address formation node being connected to the device input, the first output of the node the address generation is connected to the first address input of the micro-instruction address register, the output of which is connected to the input of the micro-instructions memory block, the output of which is connected to the information the register of microinstructions, the output of which is connected to the first input of the switch E.
Недостатком известных способов вл етс отсутствие возможности микропрограммной организации временных задержек иA disadvantage of the known methods is the inability of the firmware to organize time delays and
временного отсчета отсутстви логического услови при реализации режима ожидани . Цель изобретени - расщирение функциональных возможностей за счет осуществлени микропрограммной организацииthe time count of the absence of a logical condition when implementing the standby mode. The purpose of the invention is to extend the functionality by implementing a microprogram organization.
временных задержек.time delays.
Поставленна цель достигаетс тем, что в устройство введен счетчик, выход которого соединен со вторыми входами коммутатора и узла формировани адреса, первый вход счетчика соединен со входом устройства,The goal is achieved by introducing a counter into the device, the output of which is connected to the second inputs of the switch and the address generation node, the first input of the counter is connected to the input of the device,
второй выход узла формировани адреса соединен со вторым управл ющим входом регистра адреса микрокоманд и с управл ющим входом регистра микрокоманд, а выход коммутатора ео счетным входом регистра адреса микрокоманды, второй вход счетчика и третий вход узла формировани адреса соединены с выходом блока пам ти микрокоманд.The second output of the address generation node is connected to the second control input of the microinstruction address register and the control input of the microinstruction register, and the output of the switch is located at the counting input of the microcommand address register, the second counter input and the third input of the microinstruction memory block.
На чертеже представлена блок-схема устройства .The drawing shows the block diagram of the device.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782700130A SU813427A1 (en) | 1978-12-18 | 1978-12-18 | Microprogramme-control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782700130A SU813427A1 (en) | 1978-12-18 | 1978-12-18 | Microprogramme-control device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU813427A1 true SU813427A1 (en) | 1981-03-15 |
Family
ID=20799983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782700130A SU813427A1 (en) | 1978-12-18 | 1978-12-18 | Microprogramme-control device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU813427A1 (en) |
-
1978
- 1978-12-18 SU SU782700130A patent/SU813427A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1274830A (en) | Data processing system | |
US3764992A (en) | Program-variable clock pulse generator | |
KR840005575A (en) | Asynchronous bus multiprocessor system | |
SU813427A1 (en) | Microprogramme-control device | |
US4566062A (en) | Timing control system in data processor | |
SU943730A1 (en) | Microprogram control device | |
SU842814A1 (en) | Microprogramme control device | |
SU744572A1 (en) | Microprogramme control device | |
SU834700A1 (en) | Microprogramme-control device | |
SU898431A1 (en) | Microprogramme-control device | |
JPS59183434A (en) | Prefetch control system of instruction | |
SU638962A1 (en) | Microprogramme-control device | |
SU467350A1 (en) | Firmware Control | |
SU792252A1 (en) | Microprogramme control system | |
SU696465A1 (en) | Device for restoring processor operation | |
SU964639A1 (en) | Microprogramme control device | |
SU456271A1 (en) | Firmware Control | |
SU551655A1 (en) | Computing system | |
SU736097A1 (en) | Squaring arrangement | |
SU987623A1 (en) | Microprogramme control device | |
SU1256010A1 (en) | Processor for implementing operations with elements of fuzzy sets | |
SU928355A1 (en) | Microprogramme-control device | |
SU1034042A1 (en) | Microprogram checking device | |
JPS5533230A (en) | Microinstruction generator | |
SU830386A1 (en) | Microprogramme-control device |