SU797076A1 - Controllable pulse repetition frequency divider - Google Patents

Description

(54) УПРАВЛЯЕМЫЙ даШИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ(54) CONTROLLED FREQUENCY RESPONSE RESISTANT

ИМПУЛЬСОВPULSES

1one

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах автомдтики и вычислительной техники.The invention relates to computer technology and can be used in devices for automotive and computer technology.

Известен, управл емый делитель частоты, содержащий счетчик импульсов , элементы ИЛИ, линию задержки, коммутатор и сумматор |,1 .A known, controlled frequency divider comprising a pulse counter, OR elements, a delay line, a switch and an adder |, 1.

Недостатком этого устройства  вл етс  неравномерность следовани  выходных импульсов, что ограничивает точность работы устройства.A disadvantage of this device is the unevenness of the output pulses, which limits the accuracy of the device.

Наиболее близким к предлагаемому  вл етс  управл емый делитель частоты импульсов, содержащий входной преобразователь импульсов, выход которого подключен ко входу первого счетчика ,импульсов, блок элементов совпадени  со сборкой на выходе, перва  и втора  группа входов которого подключены соответственно к выходам первого и второго счетчиков импульсов 2.Closest to the present invention is a controlled pulse frequency divider containing an input pulse converter, the output of which is connected to the input of the first counter, pulses, a block of elements matching the output assembly, the first and second group of inputs of which are connected respectively to the outputs of the first and second pulse counters 2

Недостатком этого устройства также  вл етс  неравномерность следовани  импульсов выходного напр жени , что ограничивает точность работы устройства .A disadvantage of this device is also the unevenness of the pulses of the output voltage, which limits the accuracy of the device.

Цель изобретени  - повь иение точности работы устройства.The purpose of the invention is to increase the accuracy of the device.

Поставленна  цель достигаетс  тем,что в управл емый делитель частоты следовани  импульсов, содержащий первый и второй счетчики импульсов,The goal is achieved in that the controlled pulse frequency divider containing the first and second pulse counters,

выходы которых подк.гпочены соответственно к первой и второй группам входов блока элементов совпадени  со сборкой на выxoj e, и входной формирователь импульсов, первый вход которого соединен со входом устройства., а выход подключен ко входу перврго счетчика импульсов, введены соединеннйе последовательно регулируема  ли-. ,ни  задержки, входы ;которой: подключены к выходам второгосчетчика импульсов , и дешифратор, управл ющий вход которого соединен с выходом блока элементов совпадени  со сборкой на выходе, а выход - со вторымthe outputs of which are connected to the first and second groups of inputs of the block of elements coinciding with the assembly at the top, and the input pulse shaper, the first input of which is connected to the input of the device, and the output connected to the input of the first pulse counter, are connected connected sequentially adjustable . no delays, inputs; which: are connected to the outputs of the second pulse counter, and a decoder, the control input of which is connected to the output of the block of elements coinciding with the assembly at the output, and the output with the second

входом входного формировател  импульсов .the input of the pulse shaper.

На чертеже приведена структурна  электрическа  схема предлагаемого устройства.The drawing shows a structural electrical circuit of the proposed device.

Устройство состоит из первого и второго счетчиков 1 и 2 импульсов, блока 3 элементов совпадени  со сборкой на выходе, входного преобразовател  4 импульсов, дешифратора 5 иThe device consists of first and second counters 1 and 2 pulses, a block of 3 elements coinciding with an assembly at the output, an input converter of 4 pulses, a decoder 5 and

регулируемой линии 6 задержки.adjustable line 6 delay.

При этом информационные входы счетчика 1 соединены с информационными входами устройства., а выходы соответственно с управл ющими входами блока 3,. сигнальные входы которого подключены соответственно к выходам второго счетчика 2, один вход которого соединен с выходом устройства и выходом входного преобразовател  4, первый вход которого подключен ко входу устройства, входы дешифратора 5 соединены с выходами счетчика 1, выходы дешифратора 5 - со входами управлени  регулируемой линии б задержки/ входы которой подключены к выходу бл.ока 3, а выход линии задержки соединен со вторым входом входного преобразовател  импульсов.In this case, the information inputs of the counter 1 are connected to the information inputs of the device, and the outputs respectively with the control inputs of block 3 ,. the signal inputs of which are connected respectively to the outputs of the second counter 2, one input of which is connected to the output of the device and the output of the input converter 4, the first input of which is connected to the input of the device, the inputs of the decoder 5 are connected to the outputs of counter 1, the outputs of the decoder 5 to the inputs of the controlled line b delay / inputs of which are connected to the output of block 3, and the output of the delay line is connected to the second input of the input pulse converter.

На вход устройства подаетс  сигНа информационнал с частотой FSignal information is sent to the device input with frequency F

ВХBX

ные входы счетчика 1 поступает код N у . Входной преобразователь 4 может быть выполнен как схема сложени  схема вычитани  или комбинированна  схема (схема сложени -вычитани )The input inputs of counter 1 receive a code N y. The input transducer 4 can be implemented as an addition scheme, a subtraction scheme or a combined scheme (addition-subtraction scheme)

Рассмотрим материал выполнени  преобразовател  4 как схемы сложени .Consider the implementation material of converter 4 as addition schemes.

Устройство работает следующим образом .The device works as follows.

В счетчике 1 формируетс  дополнительный код NV, ,, который управл ет элементами совпадени  блока 3. Дополнительный код у получаетс  на обратных выходах разр дов счетчика/ если из кода. N , занесенного в счетчике 1, вьгчесть единицу. В случа х выполнени  преобразовател  4 как схемы вычитани  или комбинированной схемы, управление элементами совпадени  блока 3 осуществл етс  пр мым кодом N .In counter 1, an additional code NV is generated, which controls the matching elements of block 3. An additional code y is obtained on the reverse outputs of the counter bits / if from the code. N, listed in the counter 1, vygchest unit. In cases where converter 4 is executed as a subtraction scheme or a combined circuit, the control of the matching elements of block 3 is performed by the direct code N.

Импульсы входной частоты Fgj поступают на вход преобразовател  4 и далее с его вьдхода на вход счетчика 2. На выходе блока .3 при поступлении импульсов на вх®д счетчика 2 формируетс  последовательность импульсов с ч-астотой F , равнойThe pulses of the input frequency Fgj are fed to the input of the converter 4 and then from its input to the input of the counter 2. At the output of the block .3, when pulses are received at the inrh of the counter 2, a sequence of pulses is formed with the h-frequency F

ъьЛl

fBb,x(,-NfBb, x (, - N

(1)(one)

NN

N.N.

VHVH

где f, - частота им пульсов, поступающих с выхода преЪбразовател  4. на вход счетчика 2.where f, is the pulse frequency coming from the output of the transducer 4. to the input of the counter 2.

Импульсы частоты F через линию 6 задержки поступают на второй вход преобразовател  4, частота Fg,,, на выходе которого равна сумме иThe frequency pulses F through the delay line 6 are fed to the second input of the converter 4, the frequency Fg ,, at the output of which is equal to the sum and

г.year

поступающих на его входыentering his entrances

--f..fv--f..fv

вы ыyou are

(2)(2)

Из выражений (1) и (2) п , Nhi „ ВЫЧ Х- ц--вх1 д.- (3)From expressions (1) and (2) p, Nhi „Vych X-ts - vkh1 d .- (3)

гдеWhere

-Nv  -Nv

Задава сь определенными значени ми NV t т.е. к л , можно получить необходимое деление число-импульсного сигнала на посто нный коэффициент согласно выражению (3) . Счетчик 2 может одновременно использоватьс Given certain values of NV t i.e. k l, one can obtain the necessary division of the pulse number signal by a constant coefficient according to expression (3). Counter 2 can be used simultaneously

и дл  подсчета количества импульсов выходной поделенной частоты Р, . and to count the number of pulses of the output divided frequency P,.

При использовании выходов разр дов счетчика 2 в качестве выходов устройства значени  частоты When using the outputs of the bits of the counter 2 as the outputs of the device, the frequency values

5 может измен тьс  в пределах от (FBX Nrt,)/N,j до FexJN, .5 can vary from (FBX Nrt,) / N, j to FexJN,.

В зависимости от значени  управл ющего кода в счетчике 1 через дешифратор 5 регулируетс  врем  за0 держкиЛИНИИ &, что позвол ет регулировать расстановку импульсов выходной частоты, т.е. уменьшить неравномерность следовани  импульсов выходной частоты. Это приводит кDepending on the value of the control code in counter 1, the delay time of the LINE & is adjusted through the decoder 5, which makes it possible to adjust the spread of the output frequency pulses, i.e. reduce irregularity of the output frequency pulses. This leads to

5 повышению точности предлагаемого5 increase the accuracy of the proposed

устройства по сравнению с известными.devices compared with the known.

При динамическом диапазоне изменени  коэффициента делени , равного 10, и емкости счетчика - 10, погрешQ ность от неравномерности следовани  импульсов выходной частоты в предлагаемом устройстве не превышает 2 единиц младшего разр да.With a dynamic range of variation of the division factor of 10, and the capacity of the counter is 10, the error of non-uniformity of the output frequency pulses in the proposed device does not exceed 2 low-order units.

ФормулаFormula

изобретени the invention

Управл емый делитель частоты следовани  импульсов, содержащий первый и второй счетчики импульсов, выходы которых подключены соответстQ венно к первой и второй группам входов элементов совпадени  со сборкой на выходе и входной формирователь импульсов , первый вход которого соединен со входом устройства , а выход подключен ко входу первого счетчика импульсов, о т л ичающий с   тем, что, с целью повышени  точности работы, в него введены соединенные последовательно регулируема  лини  задержки, входыA controlled pulse frequency divider containing the first and second pulse counters, the outputs of which are connected respectively to the first and second groups of inputs of elements coinciding with the output assembly and the input pulse shaper, the first input of which is connected to the input of the device and the output connected to the input of the first pulse counter, which means that, in order to improve the accuracy of work, the connected in series adjustable delay line, the inputs

0 которой подключены к выходам второго счетчика импульсов, и дешифратор, управл ющий вход которого соединен с выходом блока элементов совпадени  со сборкой на выходе, а выход 5 со вторым входом входного формировател  импульсов.Which is connected to the outputs of the second pulse counter, and the decoder, the control input of which is connected to the output of the block of elements coinciding with the assembly at the output, and output 5 to the second input of the input pulse shaper.

Источники информации,Information sources,

прин тые во внимание при экспертизеtaken into account in the examination

1.Авторское свидетельство СССР1. USSR author's certificate

Q I 308523, кл. G 06 F 7/52,. 1969.Q I 308523, cl. G 06 F 7/52 ,. 1969.

2.Авторское свидетельство СССР2. USSR author's certificate

« 418857, кл. G 06 F 7/39, 1972.“418857, class G 06 F 7/39, 1972.

f-stixf-stix

Claims (1)

Формула изобретенияClaim Управляемый делитель частоты следования импульсов, содержащий первый и второй счетчики импульсов, выходы которых подключены соответственно к первой и второй группам входов блока элементов совпадения со сборкой на выходе,и входной формирователь импульсов, первый вход которого соединен со входом устройства, а выход подключен ко входу первого счетчика импульсов, о т л ич а ю щ и й с я тем, что, с целью повышения точности работы, в него ‘ введены соединенные последовательно регулируемая линия задержки, входы которой подключены к выходам второго счетчика импульсов, и дешифратор, управляющий вход которого соединен с выходом блока _ч элементов совпадения со сборкой на выходе, а выход со вторым входом входного формирователя импульсов.A controlled pulse repetition rate divider containing the first and second pulse counters, the outputs of which are connected respectively to the first and second groups of inputs of the block of matching elements at the output, and an input pulse shaper, the first input of which is connected to the input of the device, and the output is connected to the input of the first a pulse counter, which is due to the fact that, in order to increase the accuracy of operation, a series-connected delayed delay line is connected to it, the inputs of which are connected to the outputs of the second of the pulse counter and decoder, a control input coupled to the output of the coincidence _h with assembly elements at the output, and an output to a second input of the pulse input.