Claims (2)
Изобретение относитс к измерител ной и вычислительной технике и может быть использовано в качестве устройства ДЛЯ преобразовани информации в вычислительных и информационно-измерительных системах. Известно устройство дл преобразо I вани информации, содержащее генератор импульсов, блоки линейных индика торов, блок управлени , блок вентилей триггеры, схемы И и элемент задержки Это устройство имеет малое быстро действие. Наиболее близким к предлагаемому вл етс устройство дл преобразовани информации, содержащее генератор импульсов, выход которого соединен с входом делител частоты, блок линейных индикаторов, входы которого через последовательно соединенные блок управлени , блок вентилей и дешифратор подключены к выходам счетчика триггеры,схемы И,элемент задержки и регистру одни из входов схем И соединены с генератором импульсов, другие с единичными выхрдг1ми триггеров, соединенных между собой, а выходы схем И подключены к регистру, соединеннбМУ с элементом задержки, и к блоку вентилей: входы одного из триггеров соединены с блоком линейных индикаторов и элементом задержки, выход делител частоты соединен со счетным входом другого триггера, единичный выход которого подключен к входу счетчика . Данное устройство имеет недостаточное быстродействие из-за невозможности одновременного съема информации с линейных индикаторов и вывода ее на регистр. Цель изобретени - повышение быстродействи устройства. Поставленна цель достигаетс тем, что в устройство ДЛЯ преобразовани параллельного кода в последовательный, содержащее генератор импульсов, выход которого подключен ко входу делител частоты, выход которого подключен к счетному входу первого триггера, блок элементов И, группа выходов которого соединена с группой входов блока управлени , группа выходов которого соединена с группой входов блока линейных индикаторов,перва группа выходов которого подключена к счетному входу второго триггера, управл ющий вход которого подключен к нулевому выходу первого триггера и входу первого элемента задержки, выход которого подключен к первому входу первого регистра второй вход которого соединен с выходом первого элемента И, первый вхо которого соединен с выходом второго триггера, а второй вход - с выходом генератора импульсов и первым входом второго элемента И, введены сдвиговы регистр, третий триггер, второй регистр и второй элемент задержки, при чем вход сдвигового pJeгиcтpa подключен к выходу делител частоты, а гру па выходов соединена с первой группо входов элементов И блока элементов И втора группа входов которого соедине на с выходом генератора импульсов, треть группа входов - с нулевым выходом первого триггера, четверта группа входов подключена к единичном выходу первого триггера, управл кндем входу третьего триггера и входу второго элемента задержки, выход которо го соединен с первым входом второго регистра, второй вход которого соеди нен с выходом второго элемента И, вт рой вход которого подключен к выходу третьего триггера, счетный вход кото рого соединен со второй группой выходов блока линейных индикаторов. На чертеже показана блок-схема устройства дл преобразовани параллельного кода в последовательный. Устройство содержит генератор 1 импульсов, делитель 2 частоты, триггер 3, сдвигающий регистр 4, блок 5 элементов И, блок 6 управлени , блок 7 линейных индикаторов, триггер 8, элемент И 9, регистр 10, элемент 11 задержки, триггер 12, элемент И 13, регистр 14, элемент 15 задержки, при этом генератор 1 импульсов через делитель 2 частоты соединен со счетным входом триггера 3 и входом сдвигающего регистра 4, а через блок 5 элементов И и блок б управлени - со входом блока 7 линейных индикаторов. Нулевой и единичный выходы триггера 3 через блок 5 элементов И и блок б управлени соединены соответственно с нечетными и четными канала ми блока 7 линейных индикаторов, йлх ды сдвигающего регистра 4 через блок 5 элементов И и блок 6 управлени со динены с блоком 7 линейных индикаторов . Блок 7 линейных индикаторов может быть выполнен, например, на линейных счетно-индикаторных приборах типа ИН-20. В этом случае блок 7 будет состо ть из регистра и схемы управлени индикаторами ИН-20. Выходы переполнени регистра нечетных каналов блока 7 линейных индикаторов соединены со счетным входом триггера 8, нулевой вход которого соединен с единичным выходом триггера 3. Единичный выход триггера 8 соединен с управл ющим входом элемента И 9, вто рой вход которого соединен с выходом генератора 1 импульсов, а выход - с регистром 10, подключенным к единичному выходу триггера 3 через элемент 11 задержки. Выходы переполнени регистра четных каналов блока 7 линейных индикаторов соединены со счетным входом триггера 12, нулевой вход триггера 12 соединен с нулевым выходом триггера 3. Единичный выход триггера 12 соединен с управл ющим входом элемента И 13, второй вход элемента И 13 соединен с .выходом генератора 1 импульсов, алход элемента И 13 соединен с входом регистра 14, подключенного к нулевому выходу триггера 3 через элемент 15 задержки. Устройство работает следующим образом . Частота f генератора 1 импульсов делитс делителем 2 частоты в 100 раз. Триггер 3 находитс в нулевом состо нии и через свой нулевой вход и выход сдвигающего регистра 4 подает напр жение на управл ющие входы блока 5 элементов И первого (нечетного) канала , на третий вход которого от генератора 1 импульсов поступают импульсы считывани с частотой f. Последние через блок 5 элементов И и блок 6 управлени воздействуют на первый канал блока 7 линейных индикаторов. Предположим, что в первом канале блока 7 линейных индикаторов записано число N. Так как емкость ИН-20 равна 100, то с приходом. (IOO-NY) импульсов он заполн етс , и импульс переполнени переводит в единичное состо ние триггер 8, открывающий элемент И 9. Следовательно, с момента переполнени на регистр 10 поступают счетные импульсы с частотой f с генератора 1 ш.тульсов до момента импульса частоты F /-100c делител 2 частоты на триггер 3, который переходит при этом в единичное состо ние, опрокидыва в нулевое состо ние триггер В, закрывающий элемент И 9. Таким образом, в течение периода частоты F на вход индикатора первого канала поступило 100 счетных импульсов , заполнив его емкость полностью и вновь записав в нем число N Y г а на регистр 10 прошло число импульсов, равное записанному первоначально в регистре этого канала блока 7 линейных индикаторов. Одновременно с опрокидыванием в единичное состо ние триггер 3 вырабатывает сигнал дл регистрации кода в регистре 10. Через интервал времени , необходимый дл регистрации импульсов , снимаемых с элемента 11 задержки , регистр 10 возвращаетс в исходное состо ние. Импульс F, .записавший единицу в триггер 3, осуществл ет сдвиг в регистре 4 сдвига, подготовив этим самым блок 5 элементов И второго ( четного ) канала, соединенного с пр мым выходом триггера 3, к подаче счетных импульсов с генератора 1 импульсов через блок 5 элементов И и блок 6 уп равлени на второй кансш блока 7 линейных индикаторов. Списывание и регист раци второго (.четного) канала происходит аналогично рассмотренному первому каналу, кроме цепи прохождеНИН сигнала на регистратор, состо ще из триггера 12, элемента И 13, регис ра 14 и элемента 15 задержки, подклю ченного к нулевому выходу триггера 3 Следующим импульсом F триггер 3 опрокидываетс в нулевое состо ние, при этом вырабатывает сигнал дл регистрации кода с регистра 14. Этот же импульс осуществл ет сдвиг в сдви гающем регистре 4, подключа следующий третий (нечетный) канал, списыва ние и регистраци которого осуществл етс аналогично описанному первому каналу. Дальнейша работа устройства происходит путем опроса последо вательно четных и нечетных каналов блока 7 линейных индикаторов, мен цепи прохождени сигнс1ла на регистратор и сигналы дл регистрации, вырабатываемые триггером 3. Необходима частота считывани f определ етс типом регистратора и ог раничиваетс сверху максимальной ско ростью счета индикатора , равно 100 кГц. Врем съема информации с двадцатиканального табло не превышае 20 м/с. Введение в устройство дл преобра зовани информации сдвигающего реги-г стра, триггера, элемента задержки и регистра позвол ет одновременно проводить съем информации с линейного индикатора и выхода ее на регистратор , увеличивает в 2 раза скорость переработки информации вычислительного комплекса, работающего с предлагаемЕ .1м устройством, следовательно, позвол ет в 2 раза сократить машинное врем электронной вычислительной машины, используемой в вычислительном комплексе. Формула изобретени Устройство дл преобразовани параллельного кода в последовательный, содержащее генератор импульсов, выхо которого подключен ко входу делител частоты, выход которого подключен к счетному входу первого триггера, блок элементов И, группа выходов которого соединена с группой входов блока управлени , группа выходов которого соединена с группой входов блока линейных индикаторов, перва группа выхог дов которого подключена к счетному входу второго триггера, управл квдий вход которого подключей к нулевому выходу первого триггера и входу первого элемента задержки, выход которого подключен к первому входу первого регистра, второй вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом второго триггера, а второй вход соединен с выходом генератора импульсов и первым входом второго элемента И, отличающеес тем, что, с целью повьошени быстродействи , в него введены сдвиговой регистр, третий триггер, второй регистр и второй элемент задержки, причем вход сдвигового регистра подключен к выходу делител частоты, а группа выходов соединена с первой группой входов элементов И блока элементов И, втора группа входов которого соединена с выходом генератора импульсов, треть группа входов соединена с нулевым выходом первого триггера, четверта группа входов подключена к единичному выходу первого триггера, управл к дему входу третьего триггера и входу второго элемента задержки, выход которого соединен с первым входом второ- ; го регистра, второй вход которого соединен с выходом второго элемента И, второй вход которого подключен к выходу третьего триггера, счетный вход которого соединен со второй группой выходов блока линейных индикаторов. Источники информации, прин тые во внимание при экспертизе 1.Многоустойчивые элементы и их применение. Сборник. Под ред. В. П.Сигорского . М., Сов.радио, 1971, с. 252-259. The invention relates to measuring and computing technology and can be used as a device for converting information in computing and information measuring systems. A device for converting information containing a pulse generator, linear indicator units, a control unit, a valve block triggers, an AND circuit and a delay element is known. This device has a small quick action. Closest to the present invention is a device for converting information, containing a pulse generator, the output of which is connected to the input of a frequency divider, a block of linear indicators, whose inputs are connected through a serially connected control unit, a valve block and a decoder connected to the outputs of the counter triggers, circuit I, delay element and to the register one of the inputs of the circuits And is connected to a pulse generator, the others with single triggers connected to each other, and the outputs of the circuits And are connected to a register connected with the delay element, and to the valve block: the inputs of one of the flip-flops are connected to the linear indicator unit and the delay element, the output of the frequency divider is connected to the counting input of another trigger, whose single output is connected to the counter input. This device has insufficient performance due to the impossibility of simultaneously retrieving information from linear indicators and outputting it to the register. The purpose of the invention is to increase the speed of the device. The goal is achieved in that the device for converting a parallel code into a serial code, containing a pulse generator, the output of which is connected to the input of a frequency divider, the output of which is connected to the counting input of the first trigger, the element block I, the output group of which is connected to the input group of the control unit, the output group of which is connected to the group of inputs of the linear indicator unit, the first group of outputs of which is connected to the counting input of the second trigger, the control input of which is connected to the well the left output of the first trigger and the input of the first delay element, the output of which is connected to the first input of the first register; the second input of which is connected to the output of the first element I, the first input of which is connected to the output of the second trigger and the second input to the output of the pulse generator and the first input of the second element And, a shift register, a third trigger, a second register, and a second delay element are entered, with the input of the shift junction connected to the output of the frequency divider, and a group of outputs connected to the first group of inputs of the elements And block elements And the second group of inputs is connected to the output of the pulse generator, the third group of inputs is with zero output of the first trigger, the fourth group of inputs is connected to the single output of the first trigger, controls the input of the third trigger and the input of the second delay element, whose output is connected to the first input of the second register, the second input of which is connected to the output of the second element I, the input of which is connected to the output of the third flip-flop, the counting input of which is connected to the second group of outputs of the linear block indicators. The drawing shows a block diagram of a device for converting parallel code to serial. The device contains a pulse generator 1, frequency divider 2, trigger 3, shift register 4, AND block 5, control block 6, linear indicator block 7, trigger 8, AND 9 element, register 10, delay element 11, trigger 12, And element 13, register 14, delay element 15, while the pulse generator 1 is connected to the counting input of trigger 3 and the input of the shift register 4 through the divider 2, and through the block 5 of the elements I and the control block b to the input of the block 7 of linear indicators. The zero and single outputs of trigger 3 through block 5 of elements I and control block b are connected respectively to odd and even channels of block 7 of linear indicators, shift register register 4 through block 5 of elements of And, and block 6 of control are connected to block 7 of linear indicators. The block 7 of linear indicators can be performed, for example, on linear calculating-indicator instruments of the type IN-20. In this case, block 7 will consist of a register and an IN-20 indicator control circuit. The overflow outputs of the register of odd channels of the block of 7 linear indicators are connected to the counting input of the trigger 8, the zero input of which is connected to the single output of the trigger 3. The single output of the trigger 8 is connected to the control input of the AND 9 element, the second input of which is connected to the output of the pulse generator 1, and the output - with the register 10 connected to the unit output of the trigger 3 through the element 11 of the delay. The overflow outputs of the register of even channels of the block 7 linear indicators are connected to the counting input of the trigger 12, the zero input of the trigger 12 is connected to the zero output of the trigger 3. The single output of the trigger 12 is connected to the control input of the And 13 element, the second input of the I 13 element is connected to the generator output 1 pulses, alchod element And 13 is connected to the input of the register 14 connected to the zero output of the trigger 3 through the delay element 15. The device works as follows. The frequency f of the generator 1 pulses is divided by a divider 2 frequencies 100 times. The trigger 3 is in the zero state and through its zero input and the output of the shift register 4 supplies voltage to the control inputs of the block 5 of the AND elements of the first (odd) channel, to the third input of which from the pulse generator 1 pulses are received with a frequency f. The latter, through the block 5, the elements And and the block 6 of the control act on the first channel of the block 7 of the linear indicators. Suppose that the first channel of the block of 7 linear indicators contains the number N. Since the capacity of the IN-20 is 100, then with the arrival. (IOO-NY) of the pulses, it is filled, and the overflow pulse translates into one state the trigger 8, the opening element AND 9. Consequently, from the instant of overflow, register 10 receives counting pulses of frequency f from the 1-pulse generator to the moment of the frequency pulse F / -100c divider 2 frequencies per trigger 3, which then goes into one state, overturning to zero state trigger B, closing element I 9. Thus, during the period of frequency F, 100 counting pulses arrived at the input of the first channel indicator by filling it in The total number of impulses equal to that recorded initially in the register of this channel of the block of 7 linear indicators passed completely and re-recorded the number N Y g in it to the register 10. Simultaneously with the overturning into one state, the trigger 3 generates a signal for registering the code in the register 10. After the time interval required for registering the pulses taken from the delay element 11, the register 10 returns to the initial state. Pulse F, writing the unit to trigger 3, shifts in shift register 4, thus preparing a block of 5 AND elements of the second (even) channel connected to the direct output of trigger 3 to deliver counting pulses from the pulse generator 1 through block 5 And elements and a control unit 6 on the second channel of the block 7 linear indicators. Writing off and registering the second (.critical) channel occurs similarly to the first channel considered, except for the signal passing through the signal to the recorder consisting of trigger 12, element 13, register 14 and delay element 15 connected to the zero output of trigger 3 by the following pulse F flip-flop 3 is tilted to the zero state, in this case it generates a signal for registering the code from register 14. The same pulse shifts shift register 4, connecting the next third (odd) channel, which writes off and registers tvl a similar manner to the first channel. Further operation of the device occurs by polling consecutive even and odd channels of a block of 7 linear indicators, changing the signal passing circuit to the recorder and recording signals produced by trigger 3. The required reading frequency f is determined by the type of recorder and is limited to the maximum indicator count rate, equal to 100 kHz. Time of removal of information from a twenty-channel board does not exceed 20 m / s. Introduction to the device for converting the information of the shift register of the country, the trigger, the delay element and the register allows simultaneous removal of information from the linear indicator and its output to the recorder, doubles the processing speed of the information of the computing complex working with the proposed device. consequently, it makes it possible to reduce the machine time of the electronic computer used in the computer complex by a factor of 2. Apparatus of the Invention A device for converting a parallel code into a serial one, comprising a pulse generator, the output of which is connected to the input of a frequency divider, the output of which is connected to the counting input of the first flip-flop, an element block AND, an output group of which is connected to the input group of the control unit, an output group of which is connected to a group of inputs of a block of linear indicators, the first group of outputs of which is connected to the counting input of the second trigger, the control of which is connected to the zero output of the first second trigger and the input of the first delay element, the output of which is connected to the first input of the first register, the second input of which is connected to the output of the first element And, the first input of which is connected to the output of the second trigger, and the second input is connected to the output of the pulse generator and the first input of the second element And , characterized in that, in order to improve speed, a shift register, a third trigger, a second register and a second delay element are entered into it, and the shift register input is connected to the output of the frequency divider, and the group the outputs are connected to the first group of inputs of the elements And the block of elements I, the second group of inputs of which is connected to the output of the pulse generator, the third group of inputs is connected to zero output of the first trigger, the fourth group of inputs is connected to the single output of the first trigger, controlled to the input of the third trigger and the input of the second delay element, the output of which is connected to the first input of the second; the second register, the second input of which is connected to the output of the second element And, the second input of which is connected to the output of the third trigger, the counting input of which is connected to the second group of outputs of the block of linear indicators. Sources of information taken into account in the examination 1. Multi-resistant elements and their application. Collection. Ed. V.P.Sigorsky. M., Sov.radio, 1971, p. 252-259.
2.Авторское свидетельство СССР № 438013, кл. Q 06 F 5/04, 1972 (прото-тин).2. USSR author's certificate number 438013, cl. Q 06 F 5/04, 1972 (proto-ting).