SU792574A1 - Синхронизирующее устройство - Google Patents
Синхронизирующее устройство Download PDFInfo
- Publication number
- SU792574A1 SU792574A1 SU792737451A SU2737451A SU792574A1 SU 792574 A1 SU792574 A1 SU 792574A1 SU 792737451 A SU792737451 A SU 792737451A SU 2737451 A SU2737451 A SU 2737451A SU 792574 A1 SU792574 A1 SU 792574A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- trigger
- input
- counter
- inverter
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
(54) СИНХРОНИЗИРУВДЕЕ УСТРОЙСТВО
1
Изобретение относитс к автоматике и вычислительной технике и может использоватьс в системах управлени , а также при согласовании ЭВМ с малоскоростными внешними устройствами.
Известно устройство дл синхронизации импульсов, содержащее триггеры И элементы совпадени ij.
Недостатком устройства вл етс невозможность корректировки синхронизируемых импульсов по частоте.
Известно также синхронизирующее устройство, содержтдее элементы И-НЕ, триггеры и инвертор 2.
Это устройство также не корректиру.15 ет частоту синхронизируемых импульсов, поэтому его нельз примен ть при согласовании ЭВМ и внешних устройств с малым быстродействием.
Цель изобретени - расширение функ-20 циональных возможностей устройства синхронизации, которое заключаетс в обеспечении возможности согласовани разноскоростных устройств.
Цель достигаетс тем, что в синхро-25 кизирующее устройство, содержащее первый триггер и последовательно соедикенные инвертор, первый элемент И-НЕ, второй триггер, второй и третий элементы И-НЕ, причем вход инвертора со-30
единен со вторым входом второго элемента И-НЕ, дополнительно введены последовательно соединенные элемент И-НЕ и счетчик, выход первого разр да которого соединен со вторым входом третьего элемента И-НЕ, выход которого подключен к единичному входу первого триггера, нулевой вход которого соединен с выходом второго триггера, входом обнулени счетчика и одним из входов дополнительного элемента И-НЕ, другой вход которого соединен со входом инвертора, а инверсные выходы первого триггера и счетчика соединены соответственно с третьим входом второго элемента И-НЕ и нулевым входом второго триггера.
На чертеже представлена структурна схема устройства.
Синхронизирующее устройство содержит инвертор 1, элементы И-НЕ 2, 3 4, 5, триггеры 6,7, счетчик 8, шину
9синхронизируемых импульсов 9, шину
10тактовых импульсов, и выходную шину 11.
Синхронизирующее устройство работает следующим образом.
Claims (2)
- При поступлении на шину 9 синхронизируемого импульса, например, в момент действи тги тового импульса по шине 10, на выходе элемента И-НЕ 2 по вл етс импульс только после окончани тактового импульса, так как отрицательный сигнал с инвертора 1 блокирует прохождение сигнала через элемен И-НЕ 2. По окончании прохождени тактового импульса положительный лерепад напр жени с выхода инвертора 1 посту пает на элемент И-НЕ 2, а затем с его выхода - на единичный вход триггера б и устанавливает его в единичное состо ние. В момент по влени следующего тактового импульса на выходе элемента И-НЕ 3 (шина 11) формируетс выходной сигнал, длительность которого равна длительности тактового импульса. Одновременно положительный перепад напр жени с единичного выхода триггера б дает разрешение на прохождение так товых импульсов через элемент И-НЕ 5 на счетный вход счетчика 8 с заданным коэффициентом пересчета К. Первый тактовый импульс с выхода элемента И-НЕ 5 устанавливает на выходе первого разр да счетчика 8 положительный потенциал, который поступает на один из входов элемента И-НЕ 4, на другой вход j oToporo поступает выходной импульс с выхода элемента И-НЕ 3 и своим задним фронтом устанавливает триггер 7 в единичное состо ние. Нулевой потенциал с инверсного выхода тригге ра 7 блокирует дальнейшее прохождени тактовых импульсов через элемент И-Н 3 на шину 11, После прохождени К тактовых импульсов на инверсном выходе К-го раз р да счетчика 8 по вл етс отрицател ный перепад напр жени , который уста навливает триггер 6 в нулевое состо ние. Нулевой потенциал с единичного выхода триггера 6 блокирует дальнейшее прохождение тактовых импульсов через элементы И-НЕ 3 и 5, а также обнул ет триггер 7 и счетчик 8. Таким образом, устройство установилось в исходное состо ние и готово к прие му следующего синхрониз5фуемого импульса . Если следующий синхронизируемый импульс по витс на шине 9 раньше момента заполнени счетчика 8, то этот импульс пропускаетс . Таким образом , на частоту выходного сигнала налагаетс условие F - такт I к где К - коэффициент пересчета счетчика 8, кото{эый выбираетс из требуемых условий работы U гj Ь . ftbix длакс Это устройство позвол ет исключить искажение информации в малоскоростных внешних устройствах, возникающее при поступлении запускающих импульсов с частотой, превышающей требуемую частоту запуска этих устройств, не имеющих блокировку запуска на врем срабатывани внешнего устройства. Тем самым повышаетс достоверность правильной работы внешних устройств. Одновременно применение этого устройства в системах с ЭЦВМ позвол ет упростить драйверные программы ЭЦВМ (программы обслуживани внешних устройств ) за счет исключени подпрограмм , обеспечивающих ожидание на врем срабатывани внешнего устройства , что повышает эффективность использовани машинного времени. Формула изобретени Синхронизирующее устройство, содержащее первый триггер и последовательно соединенные инвертор, первый элемент И-НЕ, второй триггер, второй и третий элементы И-НЕ, причем вход инвертора соединен со вторым входом второго элемента И-НЕ, отличающеес тем, что, с расширени функциональных возможностей, в него дополнительно введены последовательно соединенные элемент И-НЕ и счетчик , выход первого разр да которого соединен со вторым входом третьего элемента И-НЕ, выход которого подключен к единичному входу первого триггера , нулевой вход которого соедин-ен с выходом второго триггера, входом обнулени счетчика и одним из входов дополнительного элемента И-НЕ, другой вход которого соединен со входом инвертора , а инверсные выходы первого триггера и счетчика соединены соответственно с третьим входом второго И-НЕ совпадени и нулевым входом второго триггера. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 515267, кл. Н 03 К 5/13, 1974.
- 2.Авторское свидетельство СССР № 464070, кл. Н 03 К 5/13, 1973.СкllJ±
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792737451A SU792574A1 (ru) | 1979-03-19 | 1979-03-19 | Синхронизирующее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792737451A SU792574A1 (ru) | 1979-03-19 | 1979-03-19 | Синхронизирующее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU792574A1 true SU792574A1 (ru) | 1980-12-30 |
Family
ID=20815553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792737451A SU792574A1 (ru) | 1979-03-19 | 1979-03-19 | Синхронизирующее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU792574A1 (ru) |
-
1979
- 1979-03-19 SU SU792737451A patent/SU792574A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4160154A (en) | High speed multiple event timer | |
SU792574A1 (ru) | Синхронизирующее устройство | |
SU1509957A1 (ru) | Устройство дл селекции признаков изображени объектов | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
SU957436A1 (ru) | Счетное устройство | |
SU690476A1 (ru) | Устройство дл последовательного выделени единиц из п-разр дного двоичного кода | |
SU1275762A1 (ru) | Делитель частоты следовани импульсов | |
SU1709308A1 (ru) | Устройство дл делени чисел | |
SU809533A1 (ru) | Преобразователь импульсной после-дОВАТЕльНОСТи B ОдиНОчНый пР МО-угОльНый иМпульС | |
SU705650A2 (ru) | Устройство дл формировани серий импульсов | |
SU839060A1 (ru) | Устройство дл контрол -разр д-НОгО СчЕТчиКА | |
SU752797A1 (ru) | Программируемый преобразователь код-временной интервал | |
SU834940A2 (ru) | Генератор импульсов с управл емойчАСТОТОй | |
SU943701A1 (ru) | Устройство дл формировани дополнительного кода | |
SU729586A1 (ru) | Устройство дл сравнени чисел | |
SU842792A1 (ru) | Устройство дл сравнени чисел | |
SU1387004A2 (ru) | Устройство дл сопр жени @ датчиков с ЭВМ | |
SU658560A1 (ru) | Вычитатель частот | |
SU1385128A1 (ru) | Устройство дл суммировани частотно-импульсных сигналов | |
SU824415A1 (ru) | Генератор пачек импульсов | |
RU1795540C (ru) | Устройство дл формировани последовательности команд | |
JP2517943B2 (ja) | タイマ装置 | |
SU945971A1 (ru) | Формирователь импульсов | |
SU873236A1 (ru) | Устройство дл сравнени чисел | |
SU412615A1 (ru) |