SU790340A1 - Логический элемент "исключающее или" на кмдп-транзисторах - Google Patents
Логический элемент "исключающее или" на кмдп-транзисторах Download PDFInfo
- Publication number
- SU790340A1 SU790340A1 SU792710681A SU2710681A SU790340A1 SU 790340 A1 SU790340 A1 SU 790340A1 SU 792710681 A SU792710681 A SU 792710681A SU 2710681 A SU2710681 A SU 2710681A SU 790340 A1 SU790340 A1 SU 790340A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bus
- transistors
- transistor
- channel transistor
- gate
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
1
Изобретение относитс к вычислительной технике и может быть использовано при разработке универсальных и специализированных вычислительных машин.
Известен логический элемент исключающее ИЛИ , содержащий восемь МДП-транзисторов, образующих две параллельные ветви. В каждой ветви включены последовательно пара р-канальных транзисторови пара п-канальных транзисторов, на затворы которых поступают соответствующие входные сигналы,. средние точки двух ветвей подключены к выходу элемента 1, Недостатком известного элемента вл етс значительное число компонентов .
Известен логический элемент исключающее ИЛИ на КМ.1П-транэисторах, содержащий инвертор, включенный между шиной питани и общей шиной, двунаправленный клю, р-канальный транзистор и два п-канальных транзистора , выход инвертора подключен к затвору п-канального транзистора двунаправленного ключа, а вход к шине первого входного сигнала, к затвору р-канального транзистора двунаправленного ключа, к затвору
первого п-канального транзистора и к истоку р-канального транзистора, сток которого подключен к выходной шине, к стокам транзисторов дву5 направленного ключа ик истоку первого п-канального транзистора, а затвор - к истокам транзисторов двунаправленного ключа, к шине второго входного сигнала и к затвору второго п-канального транзистора, сток которого подключен к истоку первого п-канального транзистора, а исток - к общей шине 21
Недостатком известного устройст 5 ва вл етс также значительноечисло компонентов, что снижает его надежность.
Цель изобретени - упрощение устройства.
20 Дл достижени поставленной цели в логическом элементе исключающее ИЛИ на КМДП-транзисторах, содержащем инвертор, включенный между шиной питани и общей шиной,
25 двунаправленный ключ, р-канальный и п-канальный транзисторы, при этом выход инвертора подключен к затвору п-канального транзистора двунап .равленного ключа, а вход - к шине
30 первого входного сигнала, к затвору
р-канального транзистора двунаправленного ключа и к истоку р-канального транзистора, сток которого подключен к выходной шине и к стокам. транзисторов двунаправленного ключа , а затвор - к истокам транзисторов двунаправленного ключа, к затвору п-канального (Транзистора и к шине второго входного сигнала, сток п-канального транзистора подключаетс к выходной шине, а исток - к выходу инвертора.
На чертеже представлена электрическа принципиальна схема устройства .
Устройство содержит инвертор 1, образованный р-канальным трназистором 2 и п-канальным тразистором 3 и включенный , между шиной 4 питани и общей шинЪй 5; выход инвертора 1 подключен к затвору п-канального транзистора 6 двунаправленного ключа 7 и к истоку п-канального транзистора 8, а вход - к шине первого входного сигнала А-9, к затвору р канального транзистора 10 двунаправленного ключа 7 и к истоку р-канального транзистора 11, сток которого подключен к выходной шине 12, на которой формируетс ВЫХОДНОЙ сигнал S, к стокам транзисторов Ь и 10 и к истоку транзистора8, а затвор - к истокам транзисторов 6 и 10, к затвору транзистора 8 и к шине второго входного сигнала В-13.
Устройство работает следующим об разом.
Если на шине 9 первый входной сигнал Л имеет значение логического О , то транзисторы 2,6 и 10 открыты и на выходной, шине 12 формируетс сигнал, соответствующий значению второго входного сигнала В на шине 13. При этом, если сигнал В имеет значение логического О , то транзистор 11 открыт,(на его истоке и стоке - одинаковый потенциал),а транзистор 6 закрыт; если сигнал В имеет значение логической , то транзистор 6 открыт (на его стоке и истоке одинаковый потенциал), а транзистор 5 закрыт.
Если на шине 9 первый входной сигнал А имеет значение логической , то транзисторы 2,6 и 10 закрыты . При этом, если на шине 13 второй входной сигнал В имеет значеО
то транзистор
ние логического
11 открыт, а транзистор 8 закрыт, и на выходной шине 12 выходной сигнал S имеет значение логической
если же второй входной сигнал В имеет значение логической
1 , то транзистор 11 закрыт, а транзистор 8 .открыт, и на выходнойшине сигнал S имеет занчение логического О,.
Работа устройства соответствует функциональной таблице.
Б
Уменьшение числа транзисторов и тем самым числа св зей в предлагаемом устройстве позвол ет обеспечить большую надежность и достич большей степени интеграции.
Оормула изобретени
Логический элемент исключающее ИЛИ на КВДП-транзисторах, содержащий инвертор, включенный между
шиной питани и общей шиной, двунаправленный ключ, р-канальный и п-канальный транзисторы, при этом выход инвертора подключен к затвору п-канального транзистора .двунаправленного ключа, а вход-- к шине первого входногр сигнала, к затвору р-канального транзистора двунаправленного ключа и к истоку р-канального транзистора, сток которого подключен к выходной шине и к стокам транзисторов двунаправленного ключа, а затвор - к истокам транзисторов двунаправленного ключа, к затвору п-канального транзистора и к. . шине второго входного сигнала, о тличающийс тем, что, с целью упрощени , сток п-канального транзистора подключаетс к выходной шине, а исток - к выходу инвертора.
0
Источники информации, прин тые во внимание при экспертизе
1.Валиев К.А., Кармазинский A.M. Цифровые интегральные схемы на ВДПтранзисторах . М., Сов. радио ,
5 1971, с. 274.
2.Патент США 3668425, кл. 3072 .16, 1972.
Claims (1)
- Формула изобретенияЛогический элемент '1 исключающее ИЛИ'' на КВДП—транзисторах, содержащий инвертор, включенный между шиной питания и общей шиной, двунаправленный ключ, р-канальный и η-канальный транзисторы, при этом выход инвертора подключен к затвору η-канального транзистора .двунаправленного ключа, а вход·— к шине первого входного сигнала, к затвору р-канального транзистора двунаправленного ключа и к истоку р-канального транзистора, сток которого подключен к выходной шине и к стокам транзисторов двунаправленного ключа, а затвор - к истокам транзисторов двунаправленного ключа, к затвору η-канального транзистора и к. . шине второго входного сигнала, о тличающийся тем, что, с целью упрощения, сток п-канального транзистора подключается к выходной шине, а исток - к выходу инвертора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792710681A SU790340A1 (ru) | 1979-01-10 | 1979-01-10 | Логический элемент "исключающее или" на кмдп-транзисторах |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792710681A SU790340A1 (ru) | 1979-01-10 | 1979-01-10 | Логический элемент "исключающее или" на кмдп-транзисторах |
Publications (1)
Publication Number | Publication Date |
---|---|
SU790340A1 true SU790340A1 (ru) | 1980-12-23 |
Family
ID=20804354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792710681A SU790340A1 (ru) | 1979-01-10 | 1979-01-10 | Логический элемент "исключающее или" на кмдп-транзисторах |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU790340A1 (ru) |
-
1979
- 1979-01-10 SU SU792710681A patent/SU790340A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870001599A (ko) | 메모리의 출력 버퍼 회로 | |
US6060909A (en) | Compound domino logic circuit including an output driver section with a latch | |
TW367653B (en) | Division circuit of 4/5 | |
SU790340A1 (ru) | Логический элемент "исключающее или" на кмдп-транзисторах | |
JPS6473817A (en) | Input channel for mos ic | |
SU743200A1 (ru) | Элемент с трем состо ни ми | |
SU1492452A1 (ru) | Триггер со счетным входом на взаимодополн ющих МДП-транзисторах | |
SU1262721A1 (ru) | Логический элемент на КМДП-транзисторах | |
SU790330A1 (ru) | Быстродействующий преобразователь уровней напр жени на дополн ющих мдп транзисторах | |
JPH0448254B2 (ru) | ||
SU1481742A1 (ru) | Арифметико-логическое устройство | |
SU1406591A1 (ru) | Сумматор | |
JPS5936426A (ja) | 3ステ−ト出力回路 | |
SU725235A1 (ru) | Элемент с трем состо ни ми | |
SU951707A1 (ru) | Логический элемент И | |
SU1140245A1 (ru) | Усилитель-формирователь выходных сигналов посто нных запоминающих устройств на МОП-Транзисторах | |
SU1089761A1 (ru) | Многофункциональное логическое устройство | |
SU656213A1 (ru) | Логический элемент и-не | |
SU818015A1 (ru) | Устройство согласовани ттл-схемС Мдп-иНТЕгРАльНыМи СХЕМАМи | |
SU1674262A1 (ru) | Триггер | |
SU1270756A1 (ru) | Сумматор | |
SU1029227A1 (ru) | Усилитель считывани на дополн ющих МДП-транзисторах | |
SU706880A1 (ru) | Элемент пам ти дл регистра сдвига | |
SU1599985A1 (ru) | Элемент с трем состо ни ми | |
JPS56147236A (en) | Adding circuit |