SU790100A1 - Умножитель частоты - Google Patents
Умножитель частоты Download PDFInfo
- Publication number
- SU790100A1 SU790100A1 SU782684756A SU2684756A SU790100A1 SU 790100 A1 SU790100 A1 SU 790100A1 SU 782684756 A SU782684756 A SU 782684756A SU 2684756 A SU2684756 A SU 2684756A SU 790100 A1 SU790100 A1 SU 790100A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- reference voltage
- voltage
- frequency
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) УМНОЖИТЕЛЬ ЧАСТОТЫ
Изобретение относитс к импульсной и электроизмерительной технике и может обеспечить, например расширение -пределов измерени фазометров. . Известен умножитель частоты выполненный на основе аналоговой техники и состо щий из след щей системы с использованием на входе преобразовател часгогачнапр :йкение, сигнал с которого поступает на схему сравнени . Сигнал с выхода схемы сравнени поступает на интегратор, а с его выхода на преобразователь напр жение-частота. Этот сиг нал вл етс выходным сигналом усТ1эойства . Одновременно он Ьоступает на вход второго преобразовател чвстоты-41апр - жение, выходной свгнап которого через делитель-регул тор коэ4|финвента умножени частот поступает на второй вход схемы сравнени Г. Недостатком этой устройства вл етс ограниченность динамического диапазона, входного сигнала. , Известен умножитель частоты выпопненный на основе цифровой техники. В течение периода входной частоты производитс заполнение первого счетчика импульсами , поступающими -с генератора первой опорной частоты, затем полученный код переноситс в устройство запоминани , с выхода которого он поступает на один вход схемы сравнени кодов. На второй вход схемы сравнени кодов поступает код со второго счетчика, заполн емого второй опорной частотой в П раз больше первой. С выхода схемы сравнени в момент равенства кодов в устройстве запоминани и во втором счетчике сигнал поступает на вход установки в нуль второго счетчика. Таким образом во втором -счетчике формируетс код за врем Т в h раз меньше периода входного сигнала Г2; Недостатком этого устройства вл етес зависимость некоторых параметров его от частоты входного сигнала, что также ведет к ограничению динамическо-
го диапазона входного сигнала вследстви насыщени отдельных уздов устройства.
Наиболее близким по те шической сущ ности к предлагаемому вл етс устройство , состо щее из формировател узких импульсов, блока опорного напр жени , делител опорного напр жени , ключа, порогового устройства, генератора пилообразного напр жени , разделительного конденсатора . Формирователь узких импуль- сов соединен последовательно с генератором пилообразного напр жени , разделительным конденсатором, первым входом порогового устройства. Ключ имеет св зь с точкой соединени разделительного конденсатора и первого входа порогового устройства. Первый вход управлени ключом соединен с выходом формировател узких импульсов, а второй с выходом порогового устройства. Вход блока опорного напр жени соединен с выходом генератора пилообразного напр жени , а выход его соединен с делителем опорного напр жени , выход которого соединен со вторым входом
порогового устройства .ЗД.
Недостатком данного устройства вл етс то, что с изменением частоты входного сигнала измен етс размах пи- лообразного напр жени , что также ве- дет к ограничению динамического диапазона частоты входного сигнала вследствие насыщени генератора пипообразного напр жени .
,,
Цель изобретени - расширенае динамического .диапазона частоты входного сигнала.
Поставленна цель достигаетс тем, что в умножитель частоты, содержащий формирователь импульсов, блок опорного напр жени , выход которого соединен со входом делител опорного напр жени , коммутатор и компаратор, вЬеден блок управлени , первый вход которого через формирователь импульсов соединен со входом устройства и входом блока опор ного напр жени , второй вход - с выхо- дом компаратора, а выход через коммутатор - с одним из входсж компаратора второй вход которого соединен с первым выходом блока опорного напр жени , вто рой выход которого через делитель Опор«нрго напр жени подключен ко в орому входу коммутатора.
На чертеже представлен схематически умножнтвпь частоты.
Он содержит формирователь i узких импульсов, блок 2 опорного напр жени ,
в который вход т детектор 3 и фильтр 4 делитель 5 опорного напр жени , коммутатор 6, компаратор 7, блок 8 управлени . Вход формировател 1 узких импульсов соединен с входом блока 2 опорного напр жени , первый выход которого, а именно детектора 3 соединен с фильтром 4. Выхой фильтра 4 соединен последовательно с делителем 5 опорного напр жени , коммутатором 6, первым входом компаратора 7 н входом блока 8 управлени . Выход детектора 3 соединен со вторым входом компаратора 7. Вход синхронизации устройства управлени 8 соединен с выходом формировател узких импульсов , а выход с входом управлени коммутатора 6.
Работа предлагаемого устройства осу ществл етс следующим образом.
.«..
Входной сигнал (например синусоидальный ) поступает в блок 2 опорного напр жени , где происходит запоминание его максимального значени . С выхода фильтра 4 блока 2 опорного напр жени поступает посто нное напр жение на вход делител 5 опорного напр жени . Делитель 5 опорного напр жени состоит из набора последовательно соединенных резисторов, образующих ступени делени опорного напр жени . При ом величины сопротивлений рассчитываютс таким образом, чтобы коэффициент делени измен лс при переходе от одной ступени к другой в соответствий с законом изменени сигнала, подлежащего умножению .(например синусоидальному ). С выхода каждой ступени делени делител 5 шорного нап| жени сигнал поступает на соответствующие входы коммутатора 6, который в зависимости от сигнала, поступающе.го иэ блока 8 управлени на его вход управлени , подключает к одному входу компаратора 7 сигнал одной из ступеней делител 5 опорного напр жени . Это напр жение на выходе коммутатора 6 вл етс опорным дл компаратора 7, на второй, вход которого поступает пульсирующее напр жение с детектора 3, которое сравниваетс с опорным напр жением на лервом вход&. В момент равенству этих {напр жений компаратором 7 вырабатываетс импульс поступающий на выход устройства и на вход блока 8 управлени , который в зависимости от числа поступивших импульсов вырабатывает сигналы, производ щие переключение коммутатора 6 на пропускание Напр жени очередной ступени оепител 5 опорного ;напр жёнра. Синхрони. заци блока S управлени осуохествл етс импульсами с выхода формировател 1 узкнх импульсов, которые вырабатываютс последним в начале каждого периода вхооной частоты. Таким образом, на выходе компаратора 7 формируютс импульсы с равными промежутками времени между ними, пос.кольку опорное напр жение измен етс по тому же закону, что в входное напр жение, благодар соответствующему построению делител 5 опорнего напр жени . При изменении уровн входного напр жени работа схемы не нарушаетс , так как опорное напр жение формируетс из входного. Быстродействие утстройства зависит лищь от используемой элементной базы.
Claims (3)
1.Патент Франции № 2232148, кл. Н Ов К, 1975.
2.Патент США М 3798564, кл. 331 - 1А, 1974.
3.Авторское свидетельство СССР № 296215, кл. Н 03. В 19/00, 1971.
lavb
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782684756A SU790100A1 (ru) | 1978-11-09 | 1978-11-09 | Умножитель частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782684756A SU790100A1 (ru) | 1978-11-09 | 1978-11-09 | Умножитель частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU790100A1 true SU790100A1 (ru) | 1980-12-23 |
Family
ID=20793642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782684756A SU790100A1 (ru) | 1978-11-09 | 1978-11-09 | Умножитель частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU790100A1 (ru) |
-
1978
- 1978-11-09 SU SU782684756A patent/SU790100A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4166247A (en) | Control systems for pulse width control type inverter | |
SU790100A1 (ru) | Умножитель частоты | |
JPS60233935A (ja) | 位相同期ループ | |
RU2074512C1 (ru) | Формирователь импульсной последовательности | |
SU1046745A1 (ru) | Калибратор напр жени переменного тока | |
SU830645A1 (ru) | Преобразователь частоты следовани иМпульСОВ B НАпР жЕНиЕ пОСТО ННОгОТОКА | |
SU923015A2 (ru) | Умножитель частоты следовани импульсов | |
SU935899A1 (ru) | Стабилизатор переменного напр жени | |
SU790099A1 (ru) | Цифровой умножитель частоты следовани импульсов | |
SU746921A1 (ru) | Преобразователь кода в частоту следовани импульсов | |
SU723767A1 (ru) | Формирователь синусоидального сигнала | |
SU780201A1 (ru) | Преобразователь числа импульсов | |
SU817987A1 (ru) | Цифровой генератор инфранизкойчАСТОТы | |
SU982189A1 (ru) | Преобразователь частота-код | |
RU2038690C1 (ru) | Преобразователь синусоидальных сигналов в сигналы прямоугольной формы | |
SU748842A1 (ru) | Устройство дл импульсного преобразовани частоты | |
SU1613967A1 (ru) | Устройство дл измерени параметров частотно-модулированных гармонических сигналов | |
SU531246A1 (ru) | Синтезатор частот | |
SU525894A1 (ru) | Устройство дл измерени частоты импульсов | |
SU455450A1 (ru) | Фазонулевой детектор | |
SU472474A1 (ru) | Частотный манипул тор | |
SU446883A1 (ru) | Умножитель частоты | |
SU462283A1 (ru) | Многоканальное устройство дл преобразовани частотных сигналов в цифровой код | |
SU822046A1 (ru) | Калибратор напр жени | |
SU799099A2 (ru) | Умножитель частоты |