SU765983A2 - Infra-low frequency sinusoidal oscillation generator - Google Patents
Infra-low frequency sinusoidal oscillation generator Download PDFInfo
- Publication number
- SU765983A2 SU765983A2 SU782674506A SU2674506A SU765983A2 SU 765983 A2 SU765983 A2 SU 765983A2 SU 782674506 A SU782674506 A SU 782674506A SU 2674506 A SU2674506 A SU 2674506A SU 765983 A2 SU765983 A2 SU 765983A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- reversible counter
- output
- additional
- infra
- shift register
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
га 9, второй регистр сдвига 10, второй дополнительный реверсивный счетчик 11 и дополнительный выходной цифро-аналоговый преобразователь 12,ha 9, the second shift register 10, the second additional reversible counter 11 and the additional output digital-to-analog converter 12,
Устройство работает следующим обt )a3OM.The device works as follows) a3OM.
Импульсна последовательность с выхода тактового генератора 1 поступает на вход реверсивного счетчика 2 и на вход узла логических элементов И-ИЛИ 4. Блок управлени 3 задает режим работы реверсивному счетчику 2 в следующем пор дке: перва и треть четверт формируемого сигнала - сложение, втора и четверта .- вычитание. Реверсивный счетчик 2 служит дл управлени узлом логических элементов И-ИЛ 4, который обеспечивает поступление импульсов на вход реверсивного счетчика 5, а на вход реверсивного счетчика 11 через управл емый регистр сдвига 9 - только в моменты, соответCTByHxivie по времени изменению ординаты выходного сигнала на один уровень квантовани .The pulse sequence from the output of the clock generator 1 is fed to the input of the reversible counter 2 and to the input of the logical element node AND-OR 4. The control unit 3 sets the operation mode of the reversing counter 2 in the following order: the first and third quarter of the generated signal - addition, second and fourth .- subtraction. Reversible counter 2 serves to control the node of logical elements IL-4, which provides pulses to the input of the reversible counter 5, and to the input of the reversible counter 11 via a controlled shift register 9 - only at times corresponding to the CTByHxivie in time to change the output signal by one quantization level.
Блок управлени б задает следующий режим работы реверсивному счетчику 5 И реверсивному счетчику 11, св занному с блоком управлени 6 через управл емый регистр сдвига 10 s: первый полупериод формируемого сигнала сложение , второй полупериод - вычитание .The control unit b sets the following mode of operation for the reversible counter 5 and the reversible counter 11 connected to the control unit 6 via a controlled shift register 10 s: the first half-period of the added signal is addition, the second half-period is subtraction.
В течение первой четверти периода формируемого сигнала последовательные коды реверсивного счетчика .2 и узел логических элементов И-ИЛИ 4 обеспечивают прохождение импульсов на вход реверсивного счетчика 5 и на вход реверсивного счетчика 11, при котором цифро-аналоговый преобразователи 7 и 12, в качестве которых используютс преобразователи код-напр жение , производ т первую Четверть возрастающей части синусоиды. Реверсивные счетчики 5 и 11 в это врем работают в режиме сложение. По окончании формировани первой четверти периода выходного сигнала блок управлени 3 переключает реверсивный счетчик 2 на вычитание, и последовательность импульсов на входе реверсивного счетчика 5 и реверсивного счетчика 11 повтор етс в обратном пор дке.Режим работы реверсывных счетчиков 5 и 11 в этом интервале не мен етс , и сигнал на выходе продолжает возрастать.During the first quarter of the period of the generated signal, the successive codes of the reversible counter .2 and the node of the AND-OR 4 logic elements provide for the passage of pulses to the input of the reversible counter 5 and to the input of the reversing counter 11, at which digital-to-analog converters 7 and 12, which are used as code-voltage converters, produce the first quarter of the increasing portion of the sinusoid. Reversible counters 5 and 11 at this time operate in addition mode. When the first quarter period of the output signal is completed, the control unit 3 switches the reversible counter 2 to the subtraction, and the sequence of pulses at the input of the reversible counter 5 and the reversible counter 11 repeats in reverse order. The operation of the reversible counters 5 and 11 does not change in this interval , and the output signal continues to increase.
По оконча.нии формировани первого полупериода синусоидального сигнала блоки управлени 3 и 6 одновременно переключают реверсивный счетчик 2 в режим сложение, а реверсивный счетчик 5 и реверсивный счетчик 11 через управл емый регистр сдвига 10 - в режим вычитание, и описанный цикл работы постор етс с той разницей, что напр жение на выходах цифро-аналоговых преобразователей 7 и 12 убывает по тому же закону.At the end of the formation of the first half-cycle of the sinusoidal signal, the control units 3 and 6 simultaneously switch the reversible counter 2 to the addition mode, and the reversible counter 5 and the reversible counter 11 through the controlled shift register 10 to the subtraction mode, and the described work cycle is removed from that the difference that the voltage at the outputs of the digital-to-analog converters 7 and 12 decreases according to the same law.
Сдвиг фазы сигнала на выходе цифро-аналогового преобразовател 12 относительно опорного сигнала на выходе цифро-аналогового преобразовател 7 реализуетс управл емыми регистрами сдвига 9 и10, которые представл ют собой регистры сдвига с предварительной записью единицы в один из его разр дов и восстановлением ее после каждого цикла работы регистра сдвига.The phase shift of the signal at the output of the digital-to-analog converter 12 relative to the reference signal at the output of the digital-analog converter 7 is implemented by the controlled shift registers 9 and 10, which are shift registers with pre-recording the unit to one of its bits and restoring it after each cycle shift register operation.
Сигнал на выходе управл емого регистра сдвидга по вл етс с задержкой относительно входного (исходной импульсной последовательности) на определенное врем , которое в общем слуWae можно определить какA signal at the output of the controlled shift register appears with a delay relative to the input (initial pulse sequence) for a certain time, which in general can be defined as
tx t - t ; обозначив t nt;tx t - t; denoting t nt;
рТ, pt,
ti ti
(-1) t(nrp),(-1) t (nrp),
получают где J период следовани тактовых импульсов;get where J is the period of the next clock pulses;
п - общее число разр дов регистра сдвига,n is the total number of bits of the shift register,
р - номер разр да, в который записываетс единица. Дискретность задани начальной фа зы определ етс выражениемp is the number of the bit in which the unit is written. The discreteness of the initial phase is determined by the expression
,(2), (2)
где к - число ступенек формируемого синусоидального сигнала на период.where k is the number of steps of the generated sinusoidal signal per period.
Сигналы с выхода узла логических элементов И-ИЛИ 4 поступают на выход реверсивного счетчика 11 с задержкой, определ емой выражением (1).Таким образом , на выходе цифро-аналогового преобразовател 12 получают синусоидальный сигнал, сдвинутый относительно опорного сигнала на выходе цифроаналогового преобразовател 7 на определенный фазовый угол. Сдвиг фазы пропорционален числу периодов тактовых импульсов , задержанных управл емым регистром сдвига и с учетом выражений (1) и (2).The signals from the node output of the logical elements AND-OR 4 arrive at the output of the reversible counter 11 with a delay defined by the expression (1). Thus, the output of the D / A converter 12 receives a sinusoidal signal shifted relative to the reference signal at the output of the digital-to-analog converter 7 on certain phase angle. The phase shift is proportional to the number of clock periods delayed by the controlled shift register and taking into account expressions (1) and (2).
г(п-р) Аф(|1-р). r (p-p) Af (| 1-p).
Установка необходимого фазового угла осуществл етс занесением единицы в один из разр дов регистра сдвига. Управл емые регистры сдвига 9 и 10 работают синхронно. Задачей последнего вл етс переключение рижимов работы реверсивного счетчика 11.The setting of the required phase angle is made by entering a unit into one of the bits of the shift register. Managed shift registers 9 and 10 operate synchronously. The task of the latter is the switching of the operation modes of the reversible counter 11.
Технико-экономический эффект заключаетс в обеспечении плавной регулировки начальной фазы колебаний, что расшир ет область применени данных генераторов гармонических колебаний инфранизкой частоты при радиотехнических измерени х и в фазометрии, например , при оценке погрешностей фазовых калибраторов.The technical and economic effect is to ensure a smooth adjustment of the initial phase of the oscillations, which expands the range of application of these data to the harmonic oscillations of the infra-low frequency in radio measurements and phase metering, for example, in estimating the errors of the phase calibrators.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782674506A SU765983A2 (en) | 1978-10-09 | 1978-10-09 | Infra-low frequency sinusoidal oscillation generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782674506A SU765983A2 (en) | 1978-10-09 | 1978-10-09 | Infra-low frequency sinusoidal oscillation generator |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU406162-?A Addition SU95919A1 (en) | 1949-10-04 | 1949-10-04 | The method of converting oil fields into gas condensate and its implementation |
Publications (1)
Publication Number | Publication Date |
---|---|
SU765983A2 true SU765983A2 (en) | 1980-09-23 |
Family
ID=20789482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782674506A SU765983A2 (en) | 1978-10-09 | 1978-10-09 | Infra-low frequency sinusoidal oscillation generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU765983A2 (en) |
-
1978
- 1978-10-09 SU SU782674506A patent/SU765983A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU765983A2 (en) | Infra-low frequency sinusoidal oscillation generator | |
RU2204197C2 (en) | Digital synthesizer of frequency-modulated signals | |
RU2730047C1 (en) | Digital frequency meter | |
SU1429135A1 (en) | Device for shaping sine signals | |
SU819946A1 (en) | Measuring converter | |
SU628502A1 (en) | Digital linear extrapolator | |
SU1446674A1 (en) | Digital device for controlling pulse-width converter | |
SU449349A1 (en) | Functional converter | |
SU660236A1 (en) | Linear frequency-modulated generator | |
JPS6312424B2 (en) | ||
SU951657A1 (en) | Square pulse generator | |
SU1636791A1 (en) | Digital phase meter | |
SU960838A1 (en) | Function converter | |
SU951280A1 (en) | Digital generator | |
SU853794A1 (en) | Scaling device | |
RU1780186C (en) | Pulse shaper with adjustable repetition frequency | |
SU744569A1 (en) | Frequency multiplier | |
SU815876A1 (en) | Digital generator of sinusoidal signals | |
RU1818538C (en) | Method for determination of specific usage of one component of two-component mixture | |
SU843246A1 (en) | Frequency divider with any integer countdouwn | |
SU427462A1 (en) | FUNCTIONAL FREQUENCY CONVERTER — VOLTAGE | |
SU439064A1 (en) | GENERATOR OF RANDOM PROCESSES OF PRTB4CHP ^ ^ iiiJijiiEaf | |
SU1277035A1 (en) | Program device for controlling source of seismic signals | |
SU982002A1 (en) | Multiplicating-dividing device | |
JPH02262704A (en) | Sine wave generation circuit for viscoelasticity measurement |